“管存储”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4707941个，建议您升级VIP下载更多相关专利

[外观设计]蜂蜜存储管-CN201930159191.X有效
发明人：周广丽 -专利权人：周广丽
申请日： 2019-04-10 - 公布日： 2019-12-03 - 主分类号： 09-05 文献下载
摘要：1.本外观设计产品的名称：蜂蜜存储管。;2.本外观设计产品的用途：用于蜂蜜存放。;3.本外观设计产品的设计要点：在于产品的形状。;4.最能表明设计要点的图片或照片：立体图。
蜂蜜存储管

[外观设计]存储内管-CN202130028909.9有效
发明人： K·卡拉塞娃 -专利权人： RCU集团公司
申请日： 2021-01-15 - 公布日： 2021-08-24 - 主分类号： 03-01 文献下载
摘要：1.本外观设计产品的名称：存储内管。2.本外观设计产品的用途：本外观设计产品用于作为存储盒的内部储料件以存储食品、药品以及日用品。3.本外观设计产品的设计要点：在于形状。
存储

[发明专利]一种冗余结构动态随机访问存储单元-CN201210592868.6有效
发明人：潘立阳;刘雪梅;伍冬 -专利权人：清华大学
申请日： 2012-12-31 - 公布日： 2013-05-01 - 主分类号： G11C11/4063 文献下载
摘要：本发明提出一种冗余结构动态随机访问存储单元，包括：写开关管、存储管、读开关管、冗余开关管、冗余存储管，第一、第二动态漏电补偿管，其中，写开关管、冗余开关管栅极受写入时序控制，漏极与写入位线相连，源极分别与存储管、冗余存储管栅极相连，存储管、冗余存储管栅极存储信息，源极接地，漏极都与读开关管漏极相连，读开关管栅极受读出时序控制，源极与读出位线相连，第一动态漏电补偿管栅极与冗余存储管栅极相连，源极与存储管栅极相连，漏极受动态补偿电压控制，第二动态漏电补偿管栅极与存储管栅极相连，源极与冗余存储管栅极相连，漏极受动态补偿电压控制。
一种冗余结构动态随机访问存储单元

[发明专利]分栅存储器阵列及其操作方法-CN202310073867.9在审
发明人：王宁;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-01-16 - 公布日： 2023-10-13 - 主分类号： G11C16/04 文献下载
摘要：一种分栅存储器阵列及其操作方法，其中阵列包括：若干存储单元组构成的存储阵列，存储单元组包括第一存储单元和第二存储单元，第一存储单元包括分栅结构的第一存储管和第一选择管，第二存储单元包括分栅结构的第二存储管和第二选择管；位于同一行的第一存储管的栅极相连；位于同一行的第二存储管的栅极相连；位于同一行的第一选择管的栅极相连，位于同一行的第二选择管的栅极相连，共接的第一选择管和第二选择管栅极相连；位于同一列的第一存储管和第二存储管的漏极相连由于选择管与存储管之间为分栅结构，相邻的选择管栅极共接，减少了外接孔的数量；且位于同一列的第一存储管和第二存储管的漏极相以一条位线接出，有效缩减了存储单元的面积。
存储器阵列及其操作方法

[发明专利]一种存储装置-CN202210796982.4在审
发明人：廖元明;高强;白涛;张昊 -专利权人：南京金斯瑞生物科技有限公司
申请日： 2022-07-08 - 公布日： 2023-01-13 - 主分类号： B65D25/10 文献下载
摘要：本说明书涉及生物样本存储装置技术领域，特别涉及一种存储装置，其特征在于，所述存储装置包括：存储室，所述存储室中收容有至少一个存储管，所述至少一个存储管用于存储样本管；压管装置，所述压管装置包括第一压管组件以及定位组件；所述定位组件用于带动所述第一压管组件运动至与所述至少一个存储管对应的位置，所述第一压管组件能够给所述存储管内的样本管提供推压力，使得所述样本管相对所述存储管运动。
一种存储装置

[实用新型]一种可避光的套式存储管-CN202020245112.4有效
发明人：栾晶;陈美蓉;侯外方;张茂森;张琳 -专利权人：西安医学院
申请日： 2020-03-03 - 公布日： 2021-03-16 - 主分类号： C12M1/24 文献下载
摘要：本实用新型公开了一种可避光的套式存储管，包括管体，管体包括套合在一起的管套和存储管本体，存储管本体设置在套管内，存储管本体的一侧设有连接软杆，连接软杆的一端固接管盖，管盖与套管相互配套，存储管本体的侧壁上设有刻度线本实用新型套式储存管可实现透明存储管内荧光抗体的避光。管体由棕色避光材质的管套和存储管本体构成，管套内径和存储管本体外径切合匹配，可实现将存储管本体恰好套位于管套内并将其位置固定。存储管本体稍高于管套，方便取出存储管本体，通过观察其外表面设置的刻度线线，可对加入于其中的抗体精确定量。
一种避光存储

[发明专利]一种管具存储移运系统及取管移运与存管移运方法-CN202010821294.X有效
发明人：吴正华;吕岩;陈崇;唐爱民;冯影川 -专利权人：四川宏华石油设备有限公司
申请日： 2020-08-14 - 公布日： 2022-05-03 - 主分类号： E21B19/15 文献下载
摘要：本发明涉及石油钻修井机技术领域，特别是一种管具存储移运系统及取管移运与存管移运方法，其中，管具存储移运系统，包括存储装置，包括存储架和连接于存储架上的至少一个竖向设置的存储格，存储格用于放置管具，存储格顶端敞口设置；举升装置，设置于存储格底部，举升装置能够将管具从存储格的敞口端顶出存储格；输送设备，设置于存储格上方，输送设备能够横向推动从存储格的敞口端顶出的管具。本发明的一种管具存储移运系统，整个过程管具运动轨迹可控、避免管具随机运动而导致脱落\坠落伤人，并使管具从存储装置内移运至存储装置外的过程实现全自动化、无人化，从而降低劳动强度、提高管具处理的效率和管具操作的安全性
一种存储系统取管移运存管移运方法

[发明专利]分栅存储器阵列及其操作方法-CN202310073534.6在审
发明人：王宁;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-01-16 - 公布日： 2023-09-29 - 主分类号： G11C16/04 文献下载
摘要：一种分栅存储器阵列及其操作方法，其中阵列包括：若干存储单元组构成的存储阵列，存储单元组包括第一存储单元和第二存储单元，第一存储单元包括分栅结构构成的第一存储管和第一选择管，第二存储单元包括分栅结构构成的第二存储管和第二选择管；位于同一行的第一存储管的栅极相连；位于同一行的第二存储管的栅极相连；位于同一行的第一选择管的栅极相连，位于同一行的第二选择管的栅极相连，存储单元组中第一选择管和第二选择管的栅极相连；所有源极相连接出；位于同一列的多个第一存储管的漏极相连；位于同一列的多个第二存储管的漏极相连。由于选择管与存储管采用分栅结构，相邻的选择管栅极共接以减少外接孔的数量，进而缩减存储单元的面积。
存储器阵列及其操作方法

[发明专利]存储任务管控方法、存储任务管控装置和存储设备-CN201910652116.6有效
发明人：孔乐乐 -专利权人：浙江宇视科技有限公司
申请日： 2019-07-18 - 公布日： 2023-03-14 - 主分类号： G06F3/06 文献下载
摘要：本申请提供的存储任务管控方法、存储任务管控装置和存储设备，涉及存储技术领域。首先，在接收到待存储任务时，判断多个磁盘中第一目标磁盘的任务数是否大于第一目标磁盘的第一预设值，其中，第一目标磁盘为多个磁盘中上一次执行目标通道的存储任务使用的磁盘，目标通道为待存储任务所在通道。若第一目标磁盘的任务数不大于第一目标磁盘的第一预设值，则判断第一目标磁盘的剩余容量与最大剩余容量的第一差值是否大于预设容量，其中，最大剩余容量为多个磁盘中各剩余容量的最大值；然后，若第一差值不大于预设容量，则将待存储任务分配至第一目标磁盘进行存储通过上述方法，可以改善现有技术中存在的存储资源浪费的问题。
存储任务方法装置设备

[发明专利]一种SONOS闪存存储器及其制造方法-CN201210516633.9有效
发明人：张可钢;陈广龙;陈华伦 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-12-05 - 公布日： 2014-06-11 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种SONOS闪存存储器的结构，该存储器由一个选择管和一个存储管构成，该闪存存储器的存储管由ONO层和多晶硅栅组成；该闪存存储器的选择管由中压氧化层和多晶硅栅组成；存储管和选择管之间距离很小，存储管多晶硅栅到选择管多晶硅栅的距离为0.06～0.16μm；存储管多晶硅栅和选择管多晶硅栅上方有侧壁氧化层和氮化硅层；存储管多晶硅栅和选择管多晶硅栅的侧壁有氮化硅侧墙。此外，本发明还公开了该SONOS闪存存储器的制造方法。本发明能够有效的缩小存储单元的面积。
一种 sonos 闪存存储器及其制造方法

[发明专利]3D SONOS存储器结构及工艺方法-CN202111367553.7在审
发明人：王宁;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-11-18 - 公布日： 2022-03-04 - 主分类号： H01L27/11568 文献下载
摘要：本发明公开了一种所述的3D SONOS存储器，其存储单元中包含选择管和存储管，其中每两个相邻的存储单元的选择管共用一个源区，所述的存储单元中的选择管的选择管栅极为沟槽型；所述选择管栅极同时还高于半导体衬底表面；存储管栅极位于选择管高于半导体衬底的选择管栅极两侧，作为两个相邻的存储单元的存储管栅极；所述存储管栅极的顶部还具有顶部介质层；所述的沟槽中的选择管栅极的高度与顶部介质层的上表面平齐；在所述存储管栅极两外侧的衬底中，分别具有所述两个相邻的存储单元的各自存储管的漏区。本发明还公开了所述3D SONOS存储器的工艺方法，先定义存储管，然后采用自对准工艺形成选择管栅极，进一步缩小了器件尺寸。
sonos 存储器结构工艺方法

[发明专利]3D存储器件的编程方法-CN202110017380.X在审
发明人：魏文喆;刘红涛 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-07 - 公布日： 2021-04-23 - 主分类号： G11C16/10 文献下载
摘要：本申请公开了一种3D存储器件的编程方法，包括：预充电阶段，经由源极线提供预充电压以提高多个存储晶体管的沟道区电压；以及编程阶段，在多个存储晶体管中的选定存储晶体管的栅极导体上施加编程电压以写入数据，在多个存储晶体管中的未选定存储晶体管的栅极导体上施加导通电压以减小编程干扰，其中，多个存储晶体管中的未选定存储晶体管包括与选定存储晶体管紧邻的第一组存储晶体管，在预充电阶段，在第一组存储晶体管的栅极导体上施加预充电偏置电压以减小沟道区的电子浓度。该编程方法可以抑制选定存储晶体管的编程电压对未选定存储晶体管的编程干扰。
存储器件编程方法

[发明专利]3D存储器件的编程方法-CN202110099637.0在审
发明人：魏文喆;游开开;贾建权;刘红涛;曾洋 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-25 - 公布日： 2021-05-18 - 主分类号： G11C5/14 文献下载
摘要：本申请公开了一种3D存储器件的编程方法，包括：在预充电阶段，经由位线提供预充电压以提高多个存储晶体管的沟道区电压；以及在编程阶段，在多个存储晶体管中的选定存储晶体管的栅极导体上施加编程电压以写入数据，在多个存储晶体管中的未选定存储晶体管的栅极导体上施加导通电压以减小编程干扰，其中，多个存储晶体管中的未选定存储晶体管包括与选定存储晶体管紧邻的第一组存储晶体管，在预充电阶段，在第一组存储晶体管的栅极导体上施加预充电偏置电压以减小沟道区的电子浓度。该编程方法可以抑制选定存储晶体管的编程电压对未选定存储晶体管的编程干扰。
存储器件编程方法

[发明专利]3D SONOS存储器结构及工艺方法-CN202111344835.5在审
发明人：王宁;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-11-15 - 公布日： 2022-03-15 - 主分类号： H01L27/11568 文献下载
摘要：本发明公开了一种所述的3D SONOS存储器的存储单元中包含选择管和存储管，其中每两个存储单元的选择管共用一个源区，所述的存储单元中的选择管的选择管栅极为沟槽型，深入到半导体衬底中，沟槽型的选择管栅极，其沟槽的深度决定选择管沟道的长度；所述选择管栅极同时还高于半导体衬底表面；存储管栅极位于选择管高于半导体衬底的选择管栅极两侧，作为两个相邻的存储单元的存储管栅极；所述的沟槽型的选择栅的沟槽底部为选择管的源区，作为两个相邻的存储单元的选择管共用的源区；在所述存储管栅极两外侧的衬底中，分别具有所述两个相邻的存储单元的各自存储管的漏区。本发明还公开了所述3D SONOS存储器的工艺方法。
sonos 存储器结构工艺方法

[发明专利]用于硬纸管的存储单元和用于存储硬纸管的方法-CN201580004653.X有效
发明人：法比奥·佩里尼 -专利权人：未来股份公司
申请日： 2015-02-17 - 公布日： 2019-04-30 - 主分类号： B65G47/51 文献下载
摘要：根据本发明的用于将硬纸管(2)存储在存储单元中的方法包括如下步骤：提供存储单元，该存储单元具有用于管(2)的输入段部、包含多个存储平面(13)的存储段部(AC)、用于管(2)的输出段部、用于将管(2)从输入段部传输到存储段部的传输装置，及用于将管(2)从存储段部传送到输出段部的卸料装置；在存储单元的输入段部(E)中提供多个硬纸管(2)；将管(2)从存储单元的输入段部传输到存储段部；将多个管(2)存储在所述存储段部(AC)中；将管(2)从所述存储段部(AC)传输到所述输出段部。将管(2)从所述输入段部传输到所述存储段部的步骤同时涉及多个管(2)，因此多个管(2)从所述输入段部被同时传输到存储段部(AC)的多个存储平面(13)上。
用于纸管存储单元方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条