“延迟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果72111个，建议您升级VIP下载更多相关专利

[发明专利]具有可调式相位延迟与回授电压的电路及其相关的方法-CN201210288213.X有效
发明人：李弘庆;姚宇桐;黄威旗 -专利权人：通嘉科技股份有限公司
申请日： 2012-08-14 - 公布日： 2014-02-19 - 主分类号： G09G3/34 文献下载
摘要：本发明公开了一种具有可调式相位延迟与回授电压的电路及用以调整相位延迟与回授电压的方法。该电路包括延迟设定单元与相位延迟信号产生器。该延迟设定单元是根据外部电阻，产生延迟时间。该相位延迟信号产生器包括多个相位延迟单元，其中每一个相位延迟单元包括边缘触发次单元与信号产生次单元。该边缘触发次单元接收输入信号，并根据该输入信号的正缘与负源，产生正缘触发信号与负缘触发信号；该信号产生次单元是根据该正缘触发信号与该负缘触发信号，及该延迟时间，产生并输出相位延迟信号，其中该相位延迟信号是落后该输入信号该延迟时间因此，本发明可适用于发光模块背光模块、发光模块照明设备及其它需要相位延迟的光源。
具有调式相位延迟电压电路及其相关方法

[发明专利]网络接收器及其调整方法-CN201110154441.3有效
发明人：朱元志;黄亮维;何轩廷;徐铭锋 -专利权人：瑞昱半导体股份有限公司
申请日： 2011-06-09 - 公布日： 2012-12-12 - 主分类号： H04B1/16 文献下载
摘要：本发明公开了一种网络接收器及其调整方法，该网络接收器包含一第一延迟单元、一第二延迟单元、一处理单元以及一调整电路。该第一延迟单元接收来自一第一信号传输线的一第一信号并延迟该第一信号以产生一延迟后第一信号；该第二延迟单元接收来自一第二信号传输线的一第二信号并延迟该第二信号以产生一延迟后第二信号；该调整电路使该第一延迟单元与该第二延迟单元具有多组延迟量组合，该处理单元依据该多组延迟量组合分别产生多笔第一数据，该调整电路依据该多笔第一数据调整该第一、第二延迟单元中至少其一的延迟量。
网络接收器及其调整方法

[发明专利]一种基于移动边缘计算的应用服务接入方法及装置-CN201810141873.2有效
发明人：季向阳;郭沛 -专利权人：清华大学
申请日： 2018-02-11 - 公布日： 2020-04-10 - 主分类号： A63F13/35 文献下载
摘要：本公开涉及一种基于移动边缘计算的应用服务接入方法及装置，应用于包括多个MEC服务器组的应用服务接入系统中，所述方法包括：获取应用服务的会话所需的处理资源、MEC服务器的服务器延迟信息和MEC服务器组的服务器组延迟信息；根据会话所需的处理资源和应用服务延迟模型计算应用服务的会话延迟向量；根据服务器延迟信息和服务器延迟模型计算MEC服务器的服务器延迟向量；根据服务器组延迟信息和服务器组延迟模型计算MEC服务器组的服务器组延迟向量；根据会话延迟向量、服务器延迟向量和服务器组延迟向量构建目标函数；根据目标函数、优化目标和约束条件，确定应用服务的接入MEC服务器和路径。本公开减少延迟并提高传输效率。
一种基于移动边缘计算应用服务接入方法装置

[发明专利]一种基于延迟单元的温度传感器-CN202110017281.1有效
发明人：任力争;王强 -专利权人：南京低功耗芯片技术研究院有限公司
申请日： 2021-01-07 - 公布日： 2021-06-04 - 主分类号： G01K1/024 文献下载
摘要：本发明公开了一种基于延迟单元的温度传感器，包括感温模块和量化模块，感温模块输入脉冲信号，一路输出直接信号，另一路经多级延迟单元输出延迟信号；量化模块包括多级量化单元和加法器，量化模块一端输入直接信号，另一端输入延迟信号，输出数字温度信号；每级量化单元包括差分延迟单元与锁存器；差分延迟单元的输出分别连接锁存器的两个输入端，锁存器的输出连接加法器。本发明基于多级延迟单元的感温模块，以及基于差分延迟单元的量化模块，利用延迟单元在不同温度下的传输延迟不同，以及差分延迟单元传输延迟差不同，通过差分延迟单元对延迟差的多级量化，感应当前温度；在保证低功耗的前提下
一种基于延迟单元温度传感器

[发明专利]一种数字延迟线电路及延迟锁相环电路-CN201010541505.0无效
发明人：梁仁光;胡胜发 -专利权人：安凯(广州）微电子技术有限公司
申请日： 2010-11-11 - 公布日： 2012-05-23 - 主分类号： H03L7/06 文献下载
摘要：本发明适用于数字电路领域，提供了一种数字延迟线电路及延迟锁相环电路，所述数字延迟线电路是由一对互补的数字延迟线电路组成，每条所述的数字延迟线电路都包含有一条延迟线，两条所述延迟线之间通过锁存器单元来耦合，每条所述延迟线由一系列的反相器连接而成，两条所述延迟线分别以两个互补信号作为输入时钟信号。本发明实施例采用了一对互补的数字延迟线电路，它的两条延迟线通过锁存器单元来耦合，该互补的数字延迟线能够提供的相位精度是一个反相器的延迟时间，比普通的延迟线的精度提高了一倍，可以极大的满足实际的高速应用要求
一种数字延迟线电路延迟锁相环

[发明专利]通信装置及通信方法-CN201180068203.9有效
发明人：河本久文 -专利权人：三菱电机株式会社
申请日： 2011-02-21 - 公布日： 2013-10-30 - 主分类号： H04L12/28 文献下载
摘要：管理站点（10）具有：发送部（11）及接收部（12），它们用于与从属站点之间进行通信；延迟时间测定部（16），其向各从属站点发送延迟时间测定用帧，并接收来自各从属站点的针对延迟时间测定用帧的响应帧，并且，对从发送延迟时间测定用帧至接收到响应帧为止的经过时间进行测定，计算经过时间的1/2而作为从属站点的延迟时间；以及延迟检测部（19），其对由延迟时间测定部（16）计算出的延迟时间和延迟判定值进行比较，针对各从属站点判定从属站点是否发生了延迟，在从属站点发生了延迟的情况下，使用表示网络中的通信装置之间的连接状态的连接结构信息，确定延迟要素的位置，其中，该延迟判定值是将针对从属站点过去计算出的延迟时间取平均而得到的。
通信装置方法

[发明专利]延迟消息处理方法、系统、设备和存储介质-CN201911413874.9在审
发明人：张广银 -专利权人：江苏满运软件科技有限公司
申请日： 2019-12-31 - 公布日： 2020-05-08 - 主分类号： G06F9/48 文献下载
摘要：本发明涉及消息处理技术领域，提供一种延迟消息处理方法、系统、设备和存储介质。所述延迟消息处理方法包括：监听并拉取消息中间件中的各延迟消息；将拉取的各所述延迟消息以键值形式写入内嵌数据库，所述键为所述延迟消息的到期时间，所述值为所述延迟消息的消息内容；轮询所述内嵌数据库中的各所述延迟消息，取出预设时间内到期的延迟消息；将取出的各所述延迟消息保存至内存时间轮；以及根据所述内存时间轮依次实时地将到期的延迟消息推送至所述消息中间件，使推送至所述消息中间件的各所述延迟消息被对应消费。本发明能使延迟消息的处理误差达到秒级以内，并实现延迟消息处理系统的高可用性。
延迟消息处理方法系统设备存储介质

[发明专利]一种延迟结算处理方法和装置-CN202110536422.0在审
发明人：冯英龙 -专利权人：北京沃东天骏信息技术有限公司;北京京东世纪贸易有限公司
申请日： 2021-05-17 - 公布日： 2021-08-10 - 主分类号： G06F9/48 文献下载
摘要：本申请公开了延迟结算处理方法和装置，涉及计算机技术领域，一具体实施方式包括获取延迟结算数据，通过延迟结算数据的延迟执行时间，计算相应的时间分片值，以存储至内存的哈希环上的对应位置；按预设时间间隔更新延迟数据读取时间，以根据更新后的延迟数据读取时间，计算待结算时间分片值；基于待结算时间分片值从内存的哈希环上获取对应的延迟结算数据；提交对应的延迟结算数据至线程池，以执行延迟结算。本申请在数据存储结构方面进行设计优化，根据当前延迟数据读取时间来确定要获取的延迟结算数据，而不是统一拉取一定时间范围的数据以执行延迟结算，从而实现系统流量平稳，对延迟结算业务的处理及时。
一种延迟结算处理方法装置

[发明专利]振荡器控制系统的延迟测量、监测和补偿-CN202110431623.4在审
发明人： N·德鲁梅尔;P·格雷纳;H·霍夫;I·马克西默瓦 -专利权人：英飞凌科技股份有限公司
申请日： 2021-04-21 - 公布日： 2021-10-22 - 主分类号： G01S7/497 文献下载
摘要：本公开各实施例涉及振荡器控制系统的延迟测量、监测和补偿。振荡器控制系统，包括：振荡器结构；相位误差检测器，被配置为基于经延迟的事件时间信号和经延迟的参考信号生成相位误差信号；模拟信号路径，被耦合在振荡器结构与相位误差检测器之间，模拟信号路径被配置为接收事件时间信号并产生经延迟的事件时间信号；控制电路，被配置为生成参考信号；可编程延迟电路，被配置为接收参考信号并在参考信号上引起可编程延迟，生成经延迟的参考信号；模拟延迟测量电路，被配置为将测试信号注入模拟信号路径、从模拟信号路径接收经延迟的测试信号、测量经延迟的测试信号的模拟延迟和生成配置信号，配置信号被配置为根据所测量的模拟延迟调整可编程延迟。
振荡器控制系统延迟测量监测补偿

[发明专利]消息延迟消费方法及相关产品-CN202210029838.8在审
发明人：舒司廷 -专利权人：平安普惠企业管理有限公司
申请日： 2022-01-12 - 公布日： 2022-04-15 - 主分类号： H04L47/56 文献下载
摘要：本申请实施例公开了一种消息延迟消费方法及相关产品。该方法包括：第一服务器从消息队列的预设主题中消费待消费延迟消息，并将待消费延迟消息存储到预设数据库，其中，待消费延迟消息是由第二服务器发布到kafka队列的预设主题中的，原始消息的原始主题以及原始消息的延迟时间；第一服务器周期性的扫描预设数据库，从预设数据库中获取出目标延迟消息，其中，目标延迟消息为预设数据库中当前存储的所有延迟消息中延迟时间到达的延迟消息；第一服务器获取目标延迟消息的目标主题，并将目标延迟消息中的原始消息发回到消息队列中的目标主题，以便第三服务器从目标主题中消费目标延迟消息中的原始消息。
消息延迟消费方法相关产品

[发明专利]网络延迟判别方法、装置、电子设备及存储介质-CN202210542607.7在审
发明人：周超 -专利权人：北京达佳互联信息技术有限公司
申请日： 2022-05-18 - 公布日： 2022-09-02 - 主分类号： H04L43/0852 文献下载
摘要：本公开关于一种网络延迟判别方法、装置、计算机设备、存储介质和计算机程序产品，所述方法包括：获取目标时间段内的数据包传输参数；根据数据包传输参数和预设的稳定性算法，确定目标时间段内的延迟稳定性参数值；其中，延迟稳定性参数值用于反映目标时间段内数据包传输过程中的网络固有延迟的稳定程度；在延迟稳定性参数值满足预设延迟波动条件下，根据预设的延迟阈值更新策略，对当前网络固有延迟阈值进行更新，得到更新后的网络固有延迟阈值；根据更新后的网络固有延迟阈值以及目标时间段内发送的各数据包的传输延迟时间，确定目标时间段内的网络延迟类型。采用本方法，提供了网络延迟判别的准确性。
网络延迟判别方法装置电子设备存储介质

[发明专利]一种基于延迟锁相环路的电容检测方法及电容检测电路-CN202211187935.6在审
发明人：白颂荣;范硕;张海越 -专利权人：深圳曦华科技有限公司
申请日： 2022-09-28 - 公布日： 2023-01-06 - 主分类号： G01R27/26 文献下载
摘要：本发明实施例提供一种基于延迟锁相环路的电容检测方法及电容检测电路，将参考时钟信号通过第一电容进行延迟处理，得到第一延迟信号；将第二延迟信号与所述主通路在上一时间步的输出信号通过第二电容进行延迟处理，得到第三延迟信号，其中，第二延迟信号为校准环节中，当环路锁定时相对于所述参考时钟信号的延迟信号；将第一延迟信号与第三延迟信号输入主通路，得到主通路在当前时间步的输出信号；在主通路在当前时间步的输出信号稳定时，根据当前时间步的输出信号计算第一电容的值本发明在使得延迟锁相环路的能在提高电容检测范围的同时，避免使用参考时钟信号造成信号通路与消除通路的延迟无法相等，使得延迟锁相环锁定失败的情况。
一种基于延迟环路电容检测方法电路

[发明专利]一种高精度延迟时钟生成电路及芯片-CN202211599819.5在审
发明人：刘帅;何代明 -专利权人：天津兆讯电子技术有限公司
申请日： 2022-12-12 - 公布日： 2023-05-23 - 主分类号： H03K5/133 文献下载
摘要：本发明公开了一种高精度延迟时钟生成电路及芯片。该延迟时钟生成电路包括时钟延迟链单元、延迟时钟输出单元、原始时钟输出单元和选通控制单元。其中，外部给定时钟信号端口与时钟延迟链单元及原始时钟输出单元的输入端连接；时钟延迟链单元的多个输出端分别与延迟时钟输出单元的多个输入端对应连接，延迟时钟输出单元的输出端与延迟时钟生成电路的第一输出端连接；原始时钟输出单元的输出端与延迟时钟生成电路的第二输出端连接；外部系统控制信号端口与选通控制单元的输入端连接，选通控制单元的输出端与延迟时钟输出单元及原始时钟输出单元的控制端连接。该延迟时钟生成电路实现了一个或多个延迟时钟信号的产生和可调输出。
一种高精度延迟时钟生成电路芯片

[发明专利]运用于DLL的时钟占空比自动控制电路-CN202310899143.X在审
发明人：任旭亮 -专利权人：高澈科技（上海）有限公司;深圳高铂科技有限公司
申请日： 2023-07-20 - 公布日： 2023-10-03 - 主分类号： H03L7/08 文献下载
摘要：本发明中，一种延迟锁定回路包括：延迟时间产生电路，以及与延迟时间产生电路连接的占空比控制电路；延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号；占空比控制电路的输入端用于接收延迟时间产生电路输出的延迟后的参考时钟信号，输出端用于向延迟时间产生电路反馈占空比控制信号；占空比控制电路包括：滤波电路和比较电路；所述滤波电路用于得到延迟后的参考时钟信号的直流电压。通过将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较，并根据比较结果调整延迟信号的占空比，自动的实现了控制延迟信号的占空比为50％。
运用于 dll 时钟自动控制电路

[发明专利]布局结构-CN201410122656.0有效
发明人：许哲维;廖国堡;张家贤;李鸿邦 -专利权人：扬智科技股份有限公司
申请日： 2014-03-28 - 公布日： 2018-04-10 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种布局结构，用于一多相位环形振荡器，该布局结构包括多个延迟单元，以单行方式排列，其中每一延迟单元与前一延迟单元相邻或仅间隔一延迟单元；多条垂直线，垂直于该多个延迟单元的排列方向，并往同一方向延伸，其中每一延迟单元中的每一输出端及输入端皆各自对应连接一垂直线；以及多条连接线，其中每一连接线用来分别连结该多条垂直线以耦接该多个延迟单元中一延迟单元的一输入端与该延迟单元的前一延迟单元的一输出端；其中，该每一连接线向该多个延迟单元的排列方向延伸的长度不超过3a，其中a为每一延迟单元在该多个延迟单元的排列方向的长度。
布局结构