专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2121013个,建议您升级VIP下载更多相关专利
  • [发明专利]基本交换电路-CN200410039510.6有效
  • 赫尔穆特·普赖扎赫 - 阿尔卡特公司
  • 2004-02-03 - 2004-08-11 - H03K17/687
  • 本发明公开了一种基本交换电路,它组合了CMOS和基于SiGe的双极性晶体管技术的优点,工作电压较低,只比2伏稍高一点。为了实现低工作电压,电路的交换操作通过利用MOS晶体管来开关该交换电路的恒定电流源来实现。此外,恒定电流源利用MOS晶体管,而不是双极性晶体管来实现,它基本上充当可控电阻。
  • 基本交换电路
  • [发明专利]基本存储单元管理电路以及基本存储单元管理方法-CN202111412802.X在审
  • 陆志豪 - 瑞昱半导体股份有限公司
  • 2021-11-25 - 2023-05-26 - G06F3/06
  • 一种基本存储单元管理电路以及一种基本存储单元管理方法。该基本存储单元管理电路包含有一接收电路、一传输电路、一第一缓冲器以及一闲置基本存储单元控制器。第一缓冲器用以存储一位元表,其中位元表包含有多个第一位元,其分别对应多个基本存储单元,以及多个第一位元中的每一第一位元用以标示一相对应的基本存储单元是否为一闲置基本存储单元。闲置基本存储单元控制器耦接于接收电路、传输电路以及第一缓冲器,并且用以管理第一缓冲器所存储的位元表,以及依据位元表来处理对应接收电路所接收或传输电路所传输的至少一封包的至少一基本存储单元。
  • 基本存储单元管理电路以及方法
  • [发明专利]跨导基本上恒定的电路-CN02156389.6有效
  • H·J·F·马里 - 皇家菲利浦电子有限公司
  • 2002-12-17 - 2003-07-02 - H01L27/00
  • 讨论了一种跨导电路,它具有至少一个连接在二个电源端子(20,21)之间并包括至少一个MOS晶体管(M1,M1’)的跨导子电路(100)。它包含用偏置电流来偏置子电路(100)中的MOS晶体管(M1,M1’)的装置(200),此偏置电流随温度的变化基本上补偿子电路(100)中MOS晶体管(M1,M1’)沟道中多数载流子的迁移率随温度的变化,以这样的方法来使电路的跨导基本上与温度无关。可应用于特别是模拟集成电路中。
  • 基本上恒定电路
  • [发明专利]基本卤素变换器集成电路-CN02827685.X无效
  • 彼得·格林;尤利亚·鲁苏 - 国际整流器公司
  • 2002-12-30 - 2005-05-18 - H05B37/02
  • 一种给用于向白炽灯供电的功率半导体器件提供控制信号的驱动电路,该驱动电路包括用于产生所述控制信号的振荡器。该驱动电路可进一步包括:软启动电路(180),其控制所述振荡器,用以防止在启动时所述灯中的过量电流;电压补偿电路,其控制所述振荡器,用以补偿负载的变化;关断电路(254),其用于响应故障状态而对所述振荡器执行关断和自动重启;自适应空载时间电路(78),其控制所述振荡器,用以提供所述功率半导体器件的冷运行;以及/或者调光电路,其控制所述振荡器,用以对所述灯进行调光。该驱动电路及其控制电路可采取集成电路(50)的方式实现。
  • 基本卤素变换器集成电路
  • [发明专利]同步FIFO电路系统-CN200910201755.7有效
  • 顾福敏 - 上海华虹集成电路有限责任公司
  • 2009-11-05 - 2011-05-11 - G06F5/10
  • 本发明公开了一种同步FIFO电路系统,包括:多个基本存储单元电路,各基本存储单元电路通过级联方式依次连接;前级基本存储单元电路的阻塞控制输出作为后级基本存储单元电路的阻塞控制输入,第一个基本存储单元电路的前级阻塞控制输入为0,即不阻塞,最后一个基本存储单元电路的阻塞控制输出悬空;后级基本存储单元电路的数据输出作为前级基本存储单元电路的数据源1的输入,最后一个基本存储单元电路的数据源1的输入为全0。本发明能够实现版图的快速定制,并可优化集成电路芯片面积,适用于诸如内存管理模块等逻辑设计中。
  • 同步fifo电路系统

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top