“逻辑 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果139211个，建议您升级VIP下载更多相关专利

[发明专利]闪速存储器逻辑区块管理方法及其控制电路与储存系统-CN200910151439.3有效
发明人：叶志刚 -专利权人：群联电子股份有限公司
申请日： 2009-07-17 - 公布日： 2011-01-26 - 主分类号： G06F12/06 文献下载
摘要：本发明公开了一种闪速存储器逻辑区块管理方法及其控制电路与储存系统。其中逻辑区块管理方法，用于管理一闪速存储器储存装置的多个逻辑区块。本逻辑区块管理方法包括提供一闪速存储器控制器，将逻辑区块分组为多个逻辑区域，且每一逻辑区块对映逻辑区域的其中之一。本逻辑区块管理方法也包括为每一逻辑区块计数一使用次数值，并且由闪速存储器控制器根据所计数的使用次数值来动态地调整逻辑区块与逻辑区域之间的对映关系。基此，本逻辑区块管理方法可有效地利用逻辑区域来识别不同使用模式的逻辑区块，进而利用不同的机制来写入数据以提升闪速存储器储存装置的效能。
存储器逻辑区块管理方法及其控制电路储存系统

[发明专利]一种游戏同步方法和装置-CN201810081490.0有效
发明人：钟朝龙 -专利权人：珠海金山网络游戏科技有限公司;珠海西山居移动游戏科技有限公司
申请日： 2018-01-29 - 公布日： 2021-03-30 - 主分类号： A63F13/335 文献下载
摘要：本申请提供了一种游戏同步方法，包括以下步骤：S100，从服务端获取当前逻辑帧；S200，基于服务端的历史逻辑帧和当前逻辑帧，生成的预测逻辑帧；S300，基于当前逻辑帧和预测逻辑帧，生成当前逻辑帧和预测逻辑帧之间的一个或多个插入帧；S400，顺次渲染当前逻辑帧、渐变插入帧和预测逻辑帧；S500，当从服务端获取下一逻辑帧时，根据下一逻辑帧对当前渲染结果进行修正，其中一个和多个插入帧包括不同于当前逻辑帧和预测逻辑帧的渐变插入帧。由此，减少服务端每秒逻辑计算的频率，减少系统调用，从而降低服务端压力，提高性能。
一种游戏同步方法装置

[发明专利]可配置逻辑平台-CN201780059743.8有效
发明人： I·阿塔;C·J·佩蒂;A·卡恩;R·M·约翰逊;M·B·戴维斯;E·伊森伯格;N·布沙拉;K·康斯坦丁尼迪斯 -专利权人：亚马逊技术股份有限公司
申请日： 2017-09-27 - 公布日： 2021-06-29 - 主分类号： G06F15/78 文献下载
摘要：以下的描述涉及一种可配置逻辑平台。在一个示例中，一种可配置逻辑平台包括主机逻辑和可重新配置的逻辑区域。所述可重新配置的逻辑区域可包括能配置来实现应用逻辑的逻辑块。所述主机逻辑可用于封装所述可重新配置的逻辑区域。所述主机逻辑可包括用于与处理器通信的主机接口。所述主机逻辑可包括能通过所述主机接口访问的管理功能。所述管理功能可适于响应于来自所述主机接口的授权请求而致使用所述应用逻辑对所述可重新配置的逻辑区域进行配置。所述主机逻辑可包括能通过所述主机接口访问的数据路径功能。所述数据路径功能可包括用于对所述主机接口与所述应用逻辑之间的数据传输进行格式化的层。
配置逻辑平台

[发明专利]存储器及其测试方法-CN202010846071.9有效
发明人：钱海涛;路利刚 -专利权人：上海燧原科技有限公司
申请日： 2020-08-21 - 公布日： 2020-12-11 - 主分类号： G11C29/18 文献下载
摘要：所述存储器包括：多个物理存储单元；多个第一逻辑映射单元，每个所述第一逻辑映射单元与至少两个所述物理存储单元电连接；第二逻辑映射单元，所述第二逻辑映射单元与所述第一逻辑映射单元电连接；测试逻辑单元，所述测试逻辑单元与所述第二逻辑映射单元电连接，用于通过所述第二逻辑映射单元及所述第一逻辑映射单元对所述物理存储单元进行测试；所述片上系统的功能电路复用为所述第一逻辑映射单元，所述功能电路还用于在对所述物理存储单元测试以外时工作。本发明实施例的存储器中由第一逻辑映射单元、第二逻辑映射单元以及测试逻辑单元组成的测试逻辑具有面积小等优势。
存储器及其测试方法

[发明专利]一种基于液体驱动的逻辑电路教学演示装置-CN202210633688.1有效
发明人：叶宇坤;谭左韬;罗宁宁 -专利权人：南昌航空大学
申请日： 2022-06-06 - 公布日： 2023-04-07 - 主分类号： G09B23/18 文献下载
摘要：本发明公开了一种基于液体驱动的逻辑电路教学演示装置，包括逻辑处理模块、读取模块、导流管和基于液体驱动的输入模块，输入模块与逻辑处理模块连接，逻辑处理模块通过导流管与读取模块连接，逻辑处理模块由第一运算逻辑门单元和第二运算逻辑门单元组成，第一运算逻辑门单元上设置有第一与门输出口和第一异或门输出口，第二运算逻辑门单元上设置有第二与门输出口和第二异或门输出口，读取模块由第一读取用逻辑门单元、第二读取用逻辑门单元、第三读取用逻辑门单元组成，本发明通过液体传导信息，模拟与门、异或门、二进制加法器逻辑运算，直观地展现逻辑门的功能及运算流程，加深学生对逻辑运算的理解。
一种基于液体驱动逻辑电路教学演示装置

[发明专利]提供硬件中的数据帧段的选择性合并的高性能系统-CN201480055094.0有效
发明人： J·W·弗林斯鲍;J·琼斯;R·N·马伦多尔;A·J·汤姆林 -专利权人：西部数据技术公司
申请日： 2014-09-05 - 公布日： 2019-04-12 - 主分类号： G06F12/02 文献下载
摘要：一种用于将数据写入储存介质中的一系列逻辑块的方法包括：接收包括起始逻辑块地址、指示将要写的逻辑块地址的范围的值、以及数据的逻辑块的命令；将逻辑块储存在第一暂时性储存装置中；通过将逻辑块数据复制与逻辑页面中的逻辑块的数量相对应的多次来生成逻辑页面，以及将所生成的逻辑页面传输到第二暂时性储存装置并将所生成的逻辑页面储存在第二暂时性储存装置中；从起始逻辑块地址开始，将所生成的逻辑页面从第二暂时性储存装置写入储存介质中；以及如果第一写操作并不在逻辑页面边界开始或者最后的写操作并不在逻辑页面边界结束
提供硬件中的数据选择性合并性能系统

[发明专利]一种基于PCIE结构的双网口数据聚合接收装置-CN201711480463.2在审
发明人：夏传玉;肖金明;张乐乐;王辉;李阳;方春伟;李一峰 -专利权人：烟台易尚电子科技有限公司
申请日： 2017-12-29 - 公布日： 2018-06-22 - 主分类号： H04L12/28 文献下载
摘要：本发明公开了一种基于PCIE结构的双网口数据聚合接收装置，包括：FPGA、两路千兆网接口芯片、SDRAM及EEPROM，其中，FPGA包括：两个LAN数据接收逻辑、SDRAM控制逻辑及数据聚合逻辑、网口MAC IP配置逻辑及PCI‑E IP，两个LAN数据接收逻辑皆连接至SDRAM控制逻辑及数据聚合逻辑，SDRAM控制逻辑及数据聚合逻辑连接至PCI‑E IP；两个LAN数据接收逻辑亦皆连接至网口MAC IP配置逻辑，网口MAC IP配置逻辑亦连接至PCI‑E IP；PCI‑E IP通过PCI‑E总线与外接PC进行数据传送；网口MAC IP配置逻辑还与EEPROM相连接，SDRAM控制逻辑及数据聚合逻辑还与SDRAM相连接；两路千兆网接口芯片中均设有依次连接的：RJ45、88E1111及AX88180，AX88180连接至FPGA中的LAN数据接收逻辑。
数据聚合控制逻辑网口接口芯片千兆网两路双网逻辑连接数据传送依次连接总线外接

[发明专利]电力五防逻辑验收方法及系统-CN201811108350.4在审
发明人：潘雄;易慧;杨天培;孟庆凯;潘晓柏;李小强;詹钟涛;上官海洋;陈永淑;邱骁奇 -专利权人：广州供电局有限公司
申请日： 2018-09-21 - 公布日： 2019-03-01 - 主分类号： G06Q10/06 文献下载
摘要：本发明公开了一种电力五防逻辑验收方法及系统。其中，所述系统包括：拆分单元将电力五防逻辑中的待验收逻辑及标准防误逻辑的逻辑公式在各个情况下的判断逻辑拆分成情况条件，排列单元采用原子公式即无法继续拆分的最小公式方式，对该拆分成的情况条件按字符顺序排列，比较单元根据该经按字符顺序排列后的情况条件，对该待验收逻辑中的每一个情况条件进行判断，比较该待验收逻辑和对应该待验收逻辑对应的标准防误逻辑的逻辑公式，给出该比较出的逻辑公式的差异情况，以及根据该给出该比较出的逻辑公式的差异情况，给出该待验收逻辑的验收报告。通过上述方式，能够实现提高电力五防逻辑公式的易读性，易于检查验收电力五防逻辑。
验收逻辑公式五防情况条件防误比较单元排列单元判断逻辑易读性检查

[发明专利]计算机联锁系统及通信方法-CN202310083182.2在审
发明人：程丽娜;郝瑞琴;赵瑀豪;周晔锡;赵坤;曹龙 -专利权人：通号城市轨道交通技术有限公司
申请日： 2023-01-17 - 公布日： 2023-05-30 - 主分类号： H04L41/0663 文献下载
摘要：本发明提供一种计算机联锁系统及通信方法，包括：第一安全网交换机、第二安全网交换机、第一逻辑通信单元、第二逻辑通信单元、第三逻辑通信单元和第四逻辑通信单元；其中，第一逻辑通信单元和第三逻辑通信单元通信连接；第二逻辑通信单元和第四逻辑通信单元通信连接；第三逻辑通信单元与第一逻辑通信单元互为备用逻辑通信单元；第二逻辑通信单元与第四逻辑通信单元互为备用逻辑通信单元。本发明通过逻辑通信单元间通信连接，实现逻辑通信单元间的端口IP信息实时交互同步且端口IP漂移共享，使交叉互联结构的计算机联锁系统在物理连接不变的情况下端口IP配置更简单，在单点故障或多点故障时不影响系统的可用性和可靠性
计算机联锁系统通信方法

[发明专利]将web服务策略从逻辑模型转换到物理模型的方法和装置-CN200610093192.0有效
发明人：周宇辰;刘昕鹏 -专利权人：国际商业机器公司
申请日： 2006-06-23 - 公布日： 2007-12-26 - 主分类号： H04L12/46 文献下载
摘要：本发明提供了一种生成面向服务体系结构系统的物理服务及策略模型的方法和系统以及将web服务策略从逻辑模型转换到物理模型的方法和装置。其中上述逻辑模型至少包括多个逻辑服务组件和上述多个逻辑服务组件之间的逻辑服务依赖关系，并且上述多个逻辑服务组件的至少一个被指定了逻辑策略，上述物理模型包括分别与逻辑模型中的上述多个服务组件和该多个服务组件之间的逻辑服务依赖关系相关联的物理组件和物理依赖关系，该将web服务策略从逻辑模型转换到物理模型的方法包括：为上述逻辑模型中多个逻辑服务组件的每一个计算其有效逻辑策略；以及将上述逻辑模型中每个逻辑服务组件的每个有效逻辑策略映射到上述物理模型中相关联的至少一个物理组件
web 服务策略逻辑模型转换物理方法装置

[发明专利]网络图谱的构建方法及其装置-CN201910973007.4有效
发明人：石大文 -专利权人：平安银行股份有限公司
申请日： 2019-10-14 - 公布日： 2022-09-20 - 主分类号： G06F16/901 文献下载
摘要：该网络图谱的构建方法包括：获取用户输入的网络图谱构建指令，根据网络图谱的名称确定网络图谱对应的逻辑关系。分别确定逻辑关系对应的第一类逻辑实体和第二类逻辑实体，对第一类逻辑实体和第二类逻辑实体进行属性匹配。根据匹配结果，从第一类逻辑实体和第二类逻辑实体中确定出源逻辑实体和对应的目标逻辑实体，并在源逻辑实体和目标逻辑实体之间建立逻辑关系。根据逻辑关系、源逻辑实体和目标逻辑实体，构建网络图谱。
网络图谱构建方法及其装置

[发明专利]一种星地一体网络态势可视化方法、服务器及存储介质-CN202211330522.9有效
发明人：朱瑞峰;孙剑伟;郭芸莹;马冬青 -专利权人：中国电子科技集团公司第十五研究所
申请日： 2022-10-28 - 公布日： 2023-01-10 - 主分类号： H04L41/12 文献下载
摘要：本申请公开了一种星地一体网络态势可视化方法、服务器及存储介质，属于卫星导航领域，方法包括：在三维场景下，根据业务逻辑拓扑关系对星地一体网络中的卫星系统和地面系统进行空间段和地面控制段的业务逻辑拓扑分层，并对星地一体化网络中各系统的业务实体进行逻辑对象提取；根据业务逻辑拓扑分层以及逻辑对象在三维场景中绘制逻辑图层，在相应逻辑图层中绘制逻辑对象对应的逻辑图元；在逻辑图层内对与之对应的逻辑图元进行逻辑编排表达；根据业务逻辑拓扑关系以及逻辑编排表达，在逻辑图层中以及逻辑图层之间绘制业务拓扑关系。
一种一体网络态势可视化方法服务器存储介质

[实用新型]一种基于PCIE结构的双网口数据聚合接收装置-CN201721925178.2有效
发明人：夏传玉;肖金明;张乐乐;王辉;李阳;方春伟;李一峰 -专利权人：烟台易尚电子科技有限公司
申请日： 2017-12-29 - 公布日： 2018-07-24 - 主分类号： H04L12/28 文献下载
摘要：本实用新型公开了一种基于PCIE结构的双网口数据聚合接收装置，包括：FPGA、两路千兆网接口芯片、SDRAM及EEPROM，其中，FPGA包括：两个LAN数据接收逻辑、SDRAM控制逻辑及数据聚合逻辑、网口MAC IP配置逻辑及PCI‑E IP，两个LAN数据接收逻辑皆连接至SDRAM控制逻辑及数据聚合逻辑，SDRAM控制逻辑及数据聚合逻辑连接至PCI‑E IP；两个LAN数据接收逻辑亦皆连接至网口MAC IP配置逻辑，网口MAC IP配置逻辑亦连接至PCI‑E IP；PCI‑E IP通过PCI‑E总线与外接PC进行数据传送；网口MAC IP配置逻辑还与EEPROM相连接，SDRAM控制逻辑及数据聚合逻辑还与SDRAM相连接；两路千兆网接口芯片中均设有依次连接的：RJ45、88E1111及AX88180，AX88180连接至FPGA中的LAN数据接收逻辑。
数据聚合控制逻辑网口接口芯片千兆网两路双网本实用新型逻辑连接数据传送依次连接总线外接

[发明专利]具有可编程逻辑单元阵列的电子电路-CN03816244.X无效
发明人： K·莱滕－诺瓦克 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-07-04 - 公布日： 2005-09-07 - 主分类号： H03K19/173 文献下载
摘要：一种电子电路包括具有多个可编程逻辑部件的可编程逻辑单元，所述可编程逻辑部件能够被配置成操作在多位操作数模式和随机逻辑模式中。所述可编程逻辑部件并联耦合在输入电路和输出电路之间。在随机逻辑模式中，输入电路可被配置成将来自逻辑输入的相同组合的逻辑输入信号提供给可编程逻辑部件。在多位操作数处理模式中，输入电路被配置成将来自不同逻辑输入的逻辑输入信号提供给可编程逻辑部件。至少在多位操作数模式中，这些可编程逻辑部件被耦合到沿进位链的连续位置，以便处理来自进位链的进位信号。输出电路在随机逻辑模式中在另外的输入信号的控制下选择来自可编程逻辑部件的输出信号，并且在多位操作数模式中并行传送来自可编程逻辑部件的输出。
具有可编程逻辑单元阵列电子电路

[发明专利]固态硬盘写入数据的方法-CN201410359016.1在审
发明人：林政仪;萧亦隆 -专利权人：广明光电股份有限公司
申请日： 2014-07-25 - 公布日： 2016-01-27 - 主分类号： G06F12/16 文献下载
摘要：一种固态硬盘写入数据的方法，该方法包括接收写入数据，转换成具有逻辑分配地址与逻辑分配数据的逻辑页，在首部连结表搜寻相同的逻辑页，合并修正逻辑页，将逻辑页的逻辑分配地址暂存在首部连结表，且将逻辑页的逻辑分配数据暂存在数据缓冲单元，检查首部连结表被填满时，将缓冲存储器暂存的逻辑页同时写入各闪存，以提高效率。
固态硬盘写入数据方法