专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1661733个,建议您升级VIP下载更多相关专利
  • [发明专利]块、帧同步方法及装置-CN201010273895.8无效
  • 梁伟光;耿东玉;封东宁 - 华为技术有限公司
  • 2007-07-20 - 2011-01-05 - H04L1/00
  • 本发明涉及通信领域,公开了一种块、帧同步方法及装置,在输入误码率比较高时,能够更准确地完成同步。本发明中,检测N个比特组,对每一个比特组中各个位置出现与块同步头相同的比特片段的次数进行统计,如果只有一个位置的统计值大于第一门限,则该位置即为块同步头的位置。对由M个块同步头所组成的接收序列进行M-1次循环位移,可以得到接收序列各种可能的循环位移结果,将这些循环位移结果与参考序列进行相关运算,可以用相关值定量地指示各种循环位移结果与参考序列接近的程度,通过将K个比特组中对应相同循环移次数的相关值相加,能够可靠地知道哪一种循环位移结果与参考序列最为接近,从而准确知道帧头的位置。
  • 同步方法装置
  • [发明专利]块、帧同步方法及装置-CN200710137821.X无效
  • 梁伟光;耿东玉;封东宁 - 华为技术有限公司
  • 2007-07-20 - 2009-01-21 - H04L7/02
  • 本发明涉及通信领域,公开了一种块、帧同步方法及装置,在输入误码率比较高时,能够更准确地完成同步。本发明中,检测N个比特组,对每一个比特组中各个位置出现与块同步头相同的比特片段的次数进行统计,如果只有一个位置的统计值大于第一门限,则该位置即为块同步头的位置。对由M个块同步头所组成的接收序列进行M-1次循环位移,可以得到接收序列各种可能的循环位移结果,将这些循环位移结果与参考序列进行相关运算,可以用相关值定量地指示各种循环位移结果与参考序列接近的程度,通过将K个比特组中对应相同循环移次数的相关值相加,能够可靠地知道哪一种循环位移结果与参考序列最为接近,从而准确知道帧头的位置。
  • 同步方法装置
  • [发明专利]信道编码方法和编码装置-CN201810031522.6有效
  • 王献斌;张华滋;李榕;王俊;杜颖钢 - 华为技术有限公司
  • 2018-01-12 - 2022-06-14 - H04L1/00
  • base:Sub>N=D1NFN输出比特序列N的编码图的位置,对输入比特序列u1N进行编码后获得的比特序列,所述是根据K个待编码的信息比特获得的比特序列上述的技术方案尤其是设计中考虑到所述K个待编码的信息比特在所述母码长度为N的编码图的位置包括:所述信息比特在所述编码图中的行位置索引集合H和所述信息比特在所述编码图中的层位置索引集合M,0≤H≤N,0M≤logmN‑1,将上述设计的信息比特位置应用到编码过程中,降低了误比特率,极大地改善了系统的误比特率性能,进而改善了译码时误报率性能。
  • 信道编码方法编码装置
  • [发明专利]一种编码方法、译码方法、装置和设备-CN201710147552.9有效
  • 周悦;张华滋;李榕;罗禾佳;乔云飞;王俊 - 华为技术有限公司
  • 2017-03-13 - 2020-07-24 - H04L1/00
  • 本申请提供一种编码方法、译码方法、装置和设备,该方法包括:发送设备对信息比特序列进行编码得到编码后的比特序列,编码后的比特序列中包括所述信息比特,冻结比特,CRC校验比特和冻结校验比特,冻结校验比特与CRC校验比特的值通过相同的循环移位寄存器获取,发送设备对编码后的比特序列进行极化编码和速率匹配得到待发送的速率匹配后序列,发送设备发送所述速率匹配后的序列。在编码的过程中,采用相同的循环移位寄存器同时进行冻结校验比特和CRC编码,对应的译码也可以采用相同的循环移位寄存器同时进行译码和校验,进行路径的提前选择,有效节省编码计算和译码计算的时间、空间,并降低计算复杂度
  • 一种编码方法译码装置设备
  • [发明专利]数据的交织方法和装置-CN200710086837.2有效
  • 余荣道 - 华为技术有限公司
  • 2007-03-14 - 2008-08-13 - H04L1/00
  • 在本发明交织方法中,为交织器配置两个或者两个以上交织图样;并且该交织器分别采用该两个或者两个以上交织图样对输入数据进行交织操作。以及依次将设定比特的数据分别输入两个或者两个以上交织器进行交织,该设定比特为两个或者两个以上比特;并且根据该设定比特将交织器输出的比特序列进行合并。采用本发明技术方案,提高了交织过程的交织性能。
  • 数据交织方法装置
  • [发明专利]数据的交织方法和装置-CN200710153096.5无效
  • 余荣道 - 华为技术有限公司
  • 2007-03-14 - 2008-09-17 - H03M13/27
  • 在本发明交织方法中,为交织器配置两个或者两个以上交织图样;并且该交织器分别采用该两个或者两个以上交织图样对输入数据进行交织操作。以及依次将设定比特的数据分别输入两个或者两个以上交织器进行交织,该设定比特为两个或者两个以上比特;并且根据该设定比特将交织器输出的比特序列进行合并。采用本发明技术方案,提高了交织过程的交织性能。
  • 数据交织方法装置
  • [发明专利]一种两段式编码、调制发送方法及发送端-CN202110432698.4在审
  • 屈代明;江昊;汪志冰;何辉 - 上海道生物联技术有限公司
  • 2021-04-21 - 2021-07-13 - H04L1/00
  • 本发明提供一种两段式编码、调制发送方法及发送端,方法包括:将待发送的比特序列进行第一CRC编码,得到第一CRC校验比特序列;将携带所述第一CRC校验比特序列的待发送比特序列分成第一段比特序列和第二段比特序列,并对所述第一段比特序列和第二段比特序列分别进行信道编码,得到第一编码序列和第二编码序列;基于所述第一编码序列和所述第二编码序列,进行信号调制,并发送调制后的信号。本发明实施例提供的一种两段式编码、调制发送方法及发送端,对于必须要对一段数据分两段进行编码的情况,该方法既保证了纠错性能又保证了有较多的CRC比特数,即保证了CRC检错性能,同时为正交波形差分相位调制方法提供了一种纠错性能好
  • 一种段式编码调制发送方法
  • [发明专利]信号解调方法、装置和计算机可读存储介质及电子设备-CN202210055195.4在审
  • 周孔松;李毅辉 - 锐捷网络股份有限公司
  • 2022-01-18 - 2022-06-10 - H04L5/00
  • 本申请公开了一种信号解调方法、装置和计算机可读存储介质及电子设备,接收用户设备UE在物理上行控制信道格式3/4PUCCH format 3/4中上传的上行控制信息UCI比特序列;对上行控制信息UCI比特序列经解扰后获得的上行控制信息UCI软比特序列进行解复用,以获得上行控制信息UCI的第一部分软比特序列和第二部分软比特序列;根据上行控制信息UCI的第一部分中的秩指示RI值确定第二部分的比特序列比特长度;根据第二部分的比特长度对所述上行控制信息UCI的第二部分的比特序列进行解调,因此通过利用在UE上报的CSI信息中包含的UCI part 1比特序列中解调获得的RI(秩指示)值来间接计算UCI part 2比特序列的长度,从而基站可以对UCI
  • 信号解调方法装置计算机可读存储介质电子设备
  • [发明专利]一种随机数双比特检验的优化实现方法及其装置-CN202011316932.9在审
  • 杨先伟;战学秋;朱翔;屈寅春;吴伟 - 无锡职业技术学院
  • 2020-11-20 - 2021-02-26 - G06F21/60
  • 本发明涉及一种随机数双比特检验的优化实现方法及其装置,该方法的特点是,在非易失存储器中建立四个不同的查找表,供调用,输入待检字节序列和显著性水平α,初始化比特串“00”、“01”、“10”、“11”的个数计数器,将待检字节序列分段,即当前待检字节的低5个比特为一段,当前待检字节的高4个比特及随后待检字节的最低1比特为一段,以此类推,分段查表统计频数,更新计数器,修正频数,计算1比特频数,计算统计量V,计算P值本发明方法按4比特分段处理字节序列,结合查表做频率统计,计算量大幅下降,提升了工业控制系统安全防护装置实时响应,增强了该系统稳定性和健壮性。建四张表仅占用128字节存储,易于在安全防护装置中实施应用。
  • 一种随机数比特检验优化实现方法及其装置
  • [发明专利]纠错装置和纠错方法-CN200710170240.6无效
  • 近藤阳介;吉田贤治 - 株式会社东芝
  • 2007-11-15 - 2008-06-04 - H03M13/11
  • 在接收了作为接收到的比特序列的、已经被以将纠错码连接到LDPC码的外侧的形式进行了用于纠错的编码的信息比特序列之后,对所接收的比特序列进行LDPC解码,然后对其进行对应于纠错码的纠错。当不能进行对应于所述纠错码的纠错时,检测来自所述受到LDPC解码的接收的比特序列的具有低可靠性的比特,反转所述比特,并且然后对具有所述反转的比特的所述接收的比特序列进行对应于所述纠错码的纠错。
  • 纠错装置方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top