“读地址”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果148372个，建议您升级VIP下载更多相关专利

[发明专利]基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统-CN202210249404.9在审
发明人：刘建;唐光明;杨佳洪;郑祥雨 -专利权人：中国科学院计算技术研究所
申请日： 2022-03-14 - 公布日： 2022-10-18 - 主分类号： G06F5/06 文献下载
摘要：本发明提出一种基于异步FIFO的超导单磁通量子跨时钟域通信方法和系统，包括：初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，等待外部读电路读出数据并生成新的读标志和读地址之后，根据写地址将待写数据写入FIFO；否则根据写地址将待写数据写入FIFO。外部读电路向FIFO输入读信号，并产生读地址和读标志，与写地址和写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行等待外部写电路写入数据产生一个新的写地址和写标志之后，根据读地址读出数据返回外部读电路，否则根据读地址读出数据返回外部读电路。
基于异步 fifo 超导磁通量时钟通信方法系统

[发明专利]用于检测存储器故障的测试方法及测试电路-CN201710221450.7有效
发明人：张静;汤志;潘劲东 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-04-06 - 公布日： 2020-10-16 - 主分类号： G11C29/18 文献下载
摘要：本发明提供了用于检测存储器故障的测试方法及测试电路，所述测试方法包括：从低地址到高地址或从高低址到低地址依次对每个地址进行写0操作；对存储器从低地址到高地址依次对每个地址进行写0、读0、读0、写1和读1操作；对所述存储器从低地址到高地址依次对每个地址进行读1、写0、写0和读0操作；对所述存储器从高地址到低地址依次对每个地址进行读0、写1、写1和读1操作；对所述存储器从高地址到低地址依次对每个地址进行写1、读1、读1、写0和读0操作；以及对所述存储器从低地址到高地址或从高低址到低地址依次对每个地址进行读0操作。
用于检测存储器故障测试方法电路

[发明专利]实现数据的读修改写操作的方法和电路以及半导体存储器-CN97120638.4无效
发明人：谷口一雄;吉森正治 -专利权人：索尼公司
申请日： 1997-08-20 - 公布日： 2003-07-02 - 主分类号： G11C11/40 文献下载
摘要：能读修改写数据的半导体存储器，包括：含有能读写数据的多个存储单元的存储单元矩阵；根据读地址独立地译码读存储单元地址的读地址译码装置；根据写地址独立地译码写存储单元地址的写地址译码装置；数据读装置；数据写装置；和地址延迟装置，把写地址译码装置译码的写地址从读地址译码装置译码的读地址延迟一段预定的设为多次的基本同步脉冲周期的时间，以流水线的方式完成数据读修改写操作。
实现数据修改操作方法电路以及半导体存储器

[发明专利]一种基于数据流架构的可安全读写存储装置、方法及设备-CN202210423863.4在审
发明人：焦黎;蔡权雄;牛昕宇 -专利权人：深圳鲲云信息科技有限公司
申请日： 2022-04-21 - 公布日： 2022-08-02 - 主分类号： G06F21/79 文献下载
摘要：该装置包括：读地址产生模块、写地址产生模块、读地址保存模块、读写地址比较模块、标志信号生成模块、读地址缓存模块以及存储模块。本发明实施例所提供的技术方案，通过使用读地址缓存模块缓存读地址产生模块产生的读地址，并通过读写地址比较模块比较当前产生的最大读地址和写地址产生模块当前产生的写地址得到比较结果来控制从读地址缓存模块中依次取出读地址并从存储模块中读取目标数据进行外部计算
一种基于数据流架构安全读写存储装置方法设备

[发明专利]存储器故障测试方法-CN202310642714.1在审
发明人：钟岱山;陈斌斌;张有志 -专利权人：粤芯半导体技术股份有限公司
申请日： 2023-05-31 - 公布日： 2023-08-15 - 主分类号： G11C29/56 文献下载
摘要：本发明提供了一种存储器故障测试方法，包括：向每个地址写入反棋盘格数据；进行延时操作；从高地址向低地址依次进行读反棋盘格数据、读反棋盘格数据、写反棋盘格数据、读反棋盘格数据、写棋盘格数据、读棋盘格数据、写棋盘格数据和读棋盘格数据的操作；从高地址向低地址依次进行读棋盘格数据、写反棋盘格数据、写反棋盘格数据、读反棋盘格数据和写棋盘格数据的操作；从高地址向低地址依次进行读棋盘格数据、读棋盘格数据、写棋盘格数据、读棋盘格数据、写反棋盘格数据、读反棋盘格数据、写反棋盘格数据和读反棋盘格数据的操作；从高地址向低地址依次进行读反棋盘格数据、写棋盘格数据、写棋盘格数据、读棋盘格数据和写反棋盘格数据的操作。
存储器故障测试方法

[发明专利]跨时钟域同步电路以及方法-CN201980094534.6有效
发明人：白玉晶 -专利权人：华为技术有限公司
申请日： 2019-03-26 - 公布日： 2023-07-14 - 主分类号： H03K19/00 文献下载
摘要：本申请实施例公开了一种跨时钟域同步电路，本申请跨时钟域同步电路包括时钟域通道电路、写地址产生电路、读地址产生电路和数据缓存电路，写地址产生电路用于根据写使能信号得到写地址，写地址用于控制数据缓存电路接收输入数据，输入数据处于写时钟域；时钟域通道电路用于对写使能信号进行采样以得到多个采样结果，并根据时钟相位差从多个采样结果中选择一个采样结果作为读使能信号，时钟相位差为处于写时钟域的写时钟信号和处于读时钟域的读时钟信号的相位差；读地址产生电路用于根据读使能信号得到读地址，读地址用于控制数据缓存电路产生输出数据，输出数据处于读时钟域；数据缓存电路用于根据写地址和读地址，将输入数据缓存并产生输出数据。
时钟同步电路以及方法

[发明专利]一种地址相关读写队列维序的方法及装置-CN202010151787.7有效
发明人：郭维;雷国庆;郭辉;王俊;郑重;邓全;黄立波;隋兵才;倪晓强;孙彩霞;王永文 -专利权人：中国人民解放军国防科技大学
申请日： 2020-03-06 - 公布日： 2022-03-11 - 主分类号： G06F5/10 文献下载
摘要：本发明公开了一种地址相关读写队列维序的方法及装置，用于微处理器的读写请求下发部件，本发明方法步骤包括：监测写/读队列，为每一个到达写/读队列的写请求建立一个更早地址相关读/写请求序列，且根据写/读队列的请求完成情况更新更早地址相关写/读请求序列；基于更早地址相关读请求序列/更早地址相关写请求序列进行选取写/读请求的地址相关写/读队列维序操作选出更早地址相关读/写请求序列为空的写/读请求。本发明能够实现在维持读请求队列和写请求队列的处理速度影响最小的状态下，保证最后发出的地址相关读请求和写请求维持正确的顺序，达到判断快速且代价最小化的效果，在控制逻辑实现方面做到了最简化，具有实现简单的特点
一种地址相关读写队列方法装置

[发明专利]一种异步先进先出存储器的数据读写方法、装置及系统-CN200810222652.4无效
发明人：张浩 -专利权人：北京中星微电子有限公司
申请日： 2008-09-19 - 公布日： 2009-02-25 - 主分类号： G06F5/14 文献下载
摘要：本发明提供了一种异步先进先出存储器的数据读写方法、装置及系统，所述异步FIFO系统包括先进先出存储器、写地址子系统和读地址子系统。其中，写地址子系统包括：写地址域格雷码编码器、写地址域地址跳转锁定单元、写地址域跨时钟同步寄存器、写地址域格雷码译码器、写地址单元；读地址子系统包括：读地址域格雷码编码器、读地址域地址跳转锁定单元、读地址域跨时钟同步寄存器、读地址域格雷码译码器、读地址单元。本发明通过在异步FIFO存储器地址从非2幂次边界跳转到初始地址时，对格雷码输出进行锁定以实现地址的稳定跳转，使得在异步FIFO地址深度不是2的幂次方时，可以通过格雷码实现异步FIFO，从而节省了系统的内存
一种异步先进存储器数据读写方法装置系统

[发明专利]一种安全存储方法、装置和系统-CN201510872192.X有效
发明人：郭宇;谢华;刘娟 -专利权人：国民技术股份有限公司
申请日： 2015-12-02 - 公布日： 2022-04-22 - 主分类号： G06F12/14 文献下载
摘要：本发明公开了一种安全存储方法、装置和系统，其中，所述方法，包括：接收读/写地址，并接收所述读/写地址对应的校验值；对所述读/写地址进行地址校验；当所述地址校验结果正确时，进行存储器读/写操作。
一种安全存储方法装置系统

[发明专利]一种基于FPGA的天线数据交织和解交织方法-CN202010130073.8有效
发明人：苏岚;魏恒 -专利权人：武汉虹信科技发展有限责任公司
申请日： 2020-02-28 - 公布日： 2023-07-25 - 主分类号： H03M13/27 文献下载
摘要：本发明实施例提供一种基于FPGA的天线数据交织和解交织方法，方法包括：在外部写地址和DPRAM的写地址之间设置写地址交换单元，在DPRAM的读地址和外部读地址之间设置读地址交换单元，所述DPRAM位于FPGA中；通过写地址交换单元对DPARM的写地址进行移位操作，所述读地址交换单元对DPARM的读地址进行移位操作，使得当前OFDM符号期间的DPRAM的写地址与上一个OFDM符号期间的DPRAM的读地址相同。本发明实施例通过地址交换单元控制DPRAM读写地址的变换，只需要与天线数据量相同的RAM资源就可以完成天线交织与解交织的功能，节约了RAM资源。
一种基于 fpga 天线数据交织和解方法

[发明专利]基于固态硬盘的重复读性能提升方法、装置和计算机设备-CN202210529648.2在审
发明人：韩道静;陈岭岭;马鹏 -专利权人：苏州忆联信息系统有限公司
申请日： 2022-05-16 - 公布日： 2023-01-03 - 主分类号： G06F12/02 文献下载
摘要：本申请涉及一种基于固态硬盘的重复读性能提升方法、装置、计算机设备和存储介质，其中该方法包括：获取主机发送的读命令；通过加速模块比较当前读命令的逻辑地址和长度信息与上次读命令的逻辑地址和长度信息是否相同；若当前读命令的逻辑地址和长度信息与上次读命令的逻辑地址和长度信息相同，则直接将上次读命令的数据从RAM Rd buffer传输给主机；若当前读命令的逻辑地址和长度信息与上次读命令的逻辑地址和长度信息不同，则保存当前读命令的逻辑地址和长度。本发明可以有效地减少软件重复接收命令、解析命令以及逻辑地址转换物理地址的操作，还可以减少从NAND中重复读取数据的延迟，进而提升SSD的重复读性能。
基于固态硬盘复读性能提升方法装置计算机设备

[实用新型]一种故障电弧探测装置的地址编码器-CN201520434087.3有效
发明人：黄武杰 -专利权人：宁波习羽电子发展有限公司
申请日： 2015-06-19 - 公布日： 2015-11-11 - 主分类号： G01R31/12 文献下载
摘要：一种故障电弧探测装置的地址编码器，包括电源模块、按键模块、通信模块、读显芯片和显示模块，所述通信模块连接故障电弧探测装置和读显芯片，读显芯片读取故障电弧探测装置的地址编码信息，按键模块与读显芯片连接，按键模块修改读显芯片读取到的地址编码信息，读显芯片将修改后的地址编码信息发送回故障电弧探测装置，显示模块与读显芯片连接，实时显示读显芯片中的地址编码信息；本实用新型能读取和修改故障电弧探测装置的通讯地址号，操作方便。
一种故障电弧探测装置地址编码器

[发明专利]一种读命令的缓存命中检测方法、装置及电子设备-CN202310248797.6在审
发明人：杨万云 -专利权人：江苏芯盛智能科技有限公司
申请日： 2023-03-15 - 公布日： 2023-06-09 - 主分类号： G06F12/0877 文献下载
摘要：本发明公开了一种读命令的缓存命中检测方法、装置及电子设备，涉及缓存命中检测领域，在获取到主机发送的读命令时，确定该读命令中所有的第一物理地址，然后一一判断这些第一物理地址是否存在于缓存的物理地址范围内，若都存在则判定读命令完全命中缓存，若都不存在则判定读命令未命中缓存，若只有一部分存在则判定读命令部分命中缓存。通过判断第一物理地址是否在缓存的物理地址范围内，由于缓存的物理地址是连续的，若第一物理地址不在缓存的物理地址范围内则说明读命令必然未命中缓存，所以仅需要物理地址是否在该范围内即可，不需要将读命令的逻辑地址与缓存中的逻辑地址一一作比较，缩短了判断读命令是否命中缓存的时间，提高了读写性能。
一种命令缓存命中检测方法装置电子设备

[发明专利]资料存储型闪存中读操作控制方法与装置-CN201510405911.7有效
发明人：苏志强;丁冲;谢瑞杰;陈立刚 -专利权人：北京兆易创新科技股份有限公司
申请日： 2015-07-10 - 公布日： 2019-11-12 - 主分类号： G11C16/26 文献下载
摘要：本发明提出了一种资料存储型闪存中读操作控制方法与装置，包括：接收外部读入信号，通过内部电路得到读使能信号；通过触发翻转所述读使能信号得到读操作信号；通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；将数据由本存储单元读取至芯片外部存储模块；读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址。本发明将下一读操作时钟周期内所需读取的替换存储单元复位和地址比对工作，转移至本读操作时钟，实现对读操作时钟周期复位，进而提高了读操作效率，减小了读取数据所需时钟周期。
资料存储闪存操作控制方法装置

[发明专利]一种FPGA，FIFO存储装置及数据缓存方法-CN202111666483.5在审
发明人：王媛丽;阚宏伟;王江为;杨乐 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-12-30 - 公布日： 2022-05-10 - 主分类号： G06F12/0875 文献下载
摘要：本申请公开了一种FPGA，FIFO及基于FIFO的数据缓存方法，FIFO存储装置配置有重加载写端口和重加载读端口，该方法包括：每次FIFO存储装置写使能时，按照当前的写指针地址将数据写入至FIFO存储装置的存储器中，并且将存储器的写指针地址加1；当重加载写端口使能时，通过重加载写端口接收重加载写地址，并将重加载写地址的数值赋值给存储器的写指针地址；每次FIFO存储装置读使能时进行1次数据读取，并且将存储器的读指针地址加1；当重加载读端口使能时，通过重加载读端口接收重加载读地址，并将重加载读地址的数值赋值给存储器的读指针地址。
一种 fpga fifo 存储装置数据缓存方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条