“被乘数”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果765个，建议您升级VIP下载更多相关专利

[发明专利]一种用于SRAM阵列的列移位多位乘法二进制分解运算的电路结构-CN202110490070.X有效
发明人：蔺智挺;刘立;张劲;吴秀龙;彭春雨;卢文娟;赵强;陈军宁 -专利权人：安徽大学
申请日： 2021-05-06 - 公布日： 2023-02-03 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种用于SRAM阵列的列移位多位乘法二进制分解运算的电路结构，所述电路包括N列6T SRAM单元组成的SRAM阵列、K个开关Sk构成的开关组、M个存储电容构成的存储电容组Cm；被乘数X的二进制位存储在同一行中相邻的n个6T SRAM单元内；乘数Y的二进制位以字线使能脉冲组合的形式来表示；高低位对应存储位置，位线在各存储电容间的移位依靠K个开关Sk构成的开关组完成；乘法运算结果的存储依靠M个存储电容构成的存储电容组利用该电路能够正确完成多位乘法运算，同时能够保证高LSB电压差，简化乘数的设置，增强A/D模块的可识别性，拓展运算位数。
一种用于 sram 阵列移位乘法二进制分解运算电路结构

[发明专利]具有正确舍入的混合精度浮点数的融合乘加运算器-CN202010580549.8在审
发明人： N.布鲁尼 -专利权人：卡雷公司
申请日： 2020-06-23 - 公布日： 2020-12-25 - 主分类号： G06F7/485 文献下载
摘要：本发明涉及融合乘加硬件运算器包括：乘法器，接收作为以第一精度格式编码的浮点数的两个被乘数；与乘法器相关的对准电路，配置为基于被乘数的指数，将乘法结果转换成具有足够位数以覆盖乘法的整个动态范围的第一固定点数
具有正确混合精度浮点融合运算器

[发明专利]基于CISC微处理器的32位整数乘法器-CN200810175922.0无效
发明人：高德远;王党辉;王得利;樊晓桠;张盛兵;黄小平;魏廷存;张萌 -专利权人：西北工业大学
申请日： 2008-10-29 - 公布日： 2009-06-17 - 主分类号： G06F7/533 文献下载
摘要：它包括4-2压缩器，其特点是所述的4-2压缩器是三级4-2压缩器阵列，显示该乘法器可以完成有符号或者是无符号32位乘法运算，将被乘数经过符号扩展之后，使用基于4的布斯编码，通过被乘数寄存器生成16个部分积
基于 cisc 微处理器 32 整数乘法器

[实用新型]三十二位整数乘法器-CN200820028162.6无效
发明人：高德远;王党辉;王得利;樊晓桠;张盛兵;黄小平;魏廷存;张萌 -专利权人：西北工业大学
申请日： 2008-01-22 - 公布日： 2008-11-05 - 主分类号： G06F7/52 文献下载
摘要：它包括4－2压缩器，其特点是所述的4－2压缩器是三级4－2压缩器阵列，显示该乘法器可以完成有符号或者是无符号32位乘法运算，将被乘数经过符号扩展之后，使用基于4的布斯编码，通过被乘数寄存器生成16个部分积
三十二整数乘法器

[发明专利]九九乘法牌-CN200610161020.2无效
发明人：张明山 -专利权人：张明山
申请日： 2006-12-04 - 公布日： 2008-06-11 - 主分类号： G09B19/02 文献下载
摘要：技术方案的要点：九九牌的制作每一个归十点数，补十点数的点都是逢三归一组，使九九牌上的乘数、被乘数、乘积的十位数和个位数都必须是一眼看得清的直观数，九九牌完全表达出九九乘法。主要用途：教学玩具。
九九乘法

[实用新型]一种手动算具-CN91200341.3无效
发明人：陈影震 -专利权人：陈影震
申请日： 1991-01-07 - 公布日： 1991-09-18 - 主分类号： G06G1/06 文献下载
摘要：其中间一组等分数字作为运算被乘数的一个数位。另一组中间小等分数字作为运算乘数的取值。与此相对应着的每一小等分行排隔中。单元算尺左右两组偏傍数字即构成此中一位数乘法的两个取值数字的乘积。
一种手动

[发明专利]一种SSD主控芯片中乘法运算电路和方法-CN202110151935.X在审
发明人：不公告发明人 -专利权人：深圳安捷丽新技术有限公司
申请日： 2021-02-04 - 公布日： 2021-04-30 - 主分类号： G06F7/503 文献下载
摘要：本发明公开SSD主控芯片中乘法运算电路和方法，所述乘法运算电路包括位选择器、补偿值存储器、部分积运算单元、移位寄存器和缓存加法器，所述位选择器的输入端与乘数端连接，所述位选择器的次数输出端和补偿值存储器、移位寄存器和缓存加法器连接，所述位选择器的结果输出端与部分积运算单元连接，所述部分积运算单元的输入端与被乘数端连接，所述部分积运算单元的输出端与移位寄存器连接，所述补偿值存储器的输出端与移位寄存器连接本发明可以避免在乘数运算结果中产生负值，从而减少了大量补码运算电路。从而大量降低了算法的硬件实现代价。
一种 ssd 主控芯片乘法运算电路方法

[实用新型]一种SSD主控芯片中乘法运算电路-CN202120314445.2有效
发明人：不公告发明人 -专利权人：深圳安捷丽新技术有限公司
申请日： 2021-02-04 - 公布日： 2021-10-15 - 主分类号： G06F7/503 文献下载
摘要：本实用新型公开SSD主控芯片中乘法运算电路，所述乘法运算电路包括位选择器、补偿值存储器、部分积运算单元、移位寄存器和缓存加法器，所述位选择器的输入端与乘数端连接，所述位选择器的次数输出端和补偿值存储器、移位寄存器和缓存加法器连接，所述位选择器的结果输出端与部分积运算单元连接，所述部分积运算单元的输入端与被乘数端连接，所述部分积运算单元的输出端与移位寄存器连接，所述补偿值存储器的输出端与移位寄存器连接，本实用新型可以避免在乘数运算结果中产生负值，从而减少了大量补码运算电路。从而大量降低了算法的硬件实现代价。
一种 ssd 主控芯片乘法运算电路

[发明专利]融合向量乘法器和使用其进行运算的方法-CN201711468817.1有效
发明人：不公告发明人 -专利权人：寒武纪（西安）集成电路有限公司
申请日： 2017-04-21 - 公布日： 2022-12-09 - 主分类号： G06F7/523 文献下载
摘要：本公开涉及一种融合向量乘法器，用于向量间内积运算，其中待运算的向量为乘数向量和被乘数的维度均为N+1，包括：N+1个乘法子单元，分别用于对向量每一维度进行乘法操作，每次取乘数向量每一维度低n位进行乘法操作，每次取出n位后，该n位从乘数向量的每一维度的二进制数中移出，其中，n大于1且小于N+1；加法树，每次对N+1个乘法子单元同次操作后的结果进行相加；结果寄存器，寄存加法树每次相加的结果，
融合向量乘法器使用进行运算方法

[发明专利]一种基于操作数裁剪的高性能近似乘法器及其计算方法-CN202210354915.7在审
发明人：杜嘉程;王琦;王超;贾忱皓;林木森;崔丰麒;黄楚盛;李明轩;吴共庆;杜高明;孙晓 -专利权人：合肥工业大学
申请日： 2022-04-06 - 公布日： 2022-07-01 - 主分类号： G06F7/523 文献下载
摘要：本发明公开了一种基于操作数裁剪的高性能近似乘法器及其计算方法，该近似乘法器包括：部分积生成模块、部分积树形压缩模块、进位加法器模块和移位模块；部分积生成模块包括操作数裁剪模块和位乘积模块，操作数裁剪模块对乘数和被乘数进行截取操作
一种基于作数裁剪性能近似乘法器及其计算方法

[发明专利]一种支持多模式乘加器的数据运算方法-CN201610196292.X有效
发明人：张志峰;吴俊;牛丽凡;任浩琪;雷蕾;陈鑫 -专利权人：同济大学
申请日： 2016-03-31 - 公布日： 2019-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种支持多模式乘加器的数据运算方法，用于支持多种单指令多数据流模式的乘法器中，实现32位、16位、8位的实复数乘加运算，该方法包括以下步骤：(1)向向量乘加器输入被乘数A、乘数B及加数C；(2
一种支持模式乘加器数据运算方法

[发明专利]基于近似6-2和4-2压缩器的近似乘法器及计算方法-CN201911130135.9有效
发明人：梁华国;方宝;盛勇侠;鲁迎春;黄正峰;易茂祥;蒋翠云 -专利权人：合肥工业大学
申请日： 2019-11-18 - 公布日： 2022-04-26 - 主分类号： G06F7/523 文献下载
摘要：本发明提出了一种基于近似6‑2和4‑2压缩器的近似乘法器及计算方法，该近似乘法器包括部分积生成模块、部分积树形压缩模块和进位加法器模块；部分积生成模块为一个与门阵列，乘数和被乘数的每一位通过与操作得到相应的部分积
基于近似压缩器乘法器计算方法

[发明专利]一种高性能近似Booth乘法器及计算方法-CN202110042301.0有效
发明人：梁华国;盛勇侠;汤宇新;方宝;蒋翠云;易茂祥;黄正峰;鲁迎春 -专利权人：合肥工业大学
申请日： 2021-01-13 - 公布日： 2022-10-04 - 主分类号： G06F7/533 文献下载
摘要：本发明提出了一种高性能近似Booth乘法器及计算方法，该近似Booth乘法器包括：部分积生成模块、近似压缩树模块和进位加法器模块；部分积生成模块是由Booth编码器构成，乘数的每相邻三位与被乘数的每一位通过
一种性能近似 booth 乘法器计算方法

[发明专利]基于无偏压缩器的近似乘法器及计算方法-CN202010833454.2有效
发明人：梁华国;李丹青;方宝;盛勇侠;蒋翠云;易茂祥;黄正峰;鲁迎春;戚昊琛 -专利权人：合肥工业大学
申请日： 2020-08-18 - 公布日： 2022-09-13 - 主分类号： G06F7/52 文献下载
摘要：本发明提出了一种基于无偏压缩器的近似乘法器及计算方法，该近似乘法器包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；部分积产生模块是由n×n个与门构成的与门阵列，乘数的每一位与被乘数的每一位进行与操作得到对应的部分积
基于偏压近似乘法器计算方法

[发明专利]基于FPGA的通用矩阵浮点乘法器-CN201010139877.0无效
发明人：杨楠;兰建;韩慧婷;王立禾;李德伟;席裕庚 -专利权人：上海交通大学
申请日： 2010-04-07 - 公布日： 2010-08-04 - 主分类号： G06F7/57 文献下载
摘要：控制管理模块、运算模块和存储模块，其中：控制管理模块包括：数据地址控制子模块、结果有效控制子模块和累加器清零控制子模块；运算模块包括：乘法器、浮点-定点转换器、累加器和定点-浮点转换器；存储模块包括：乘数矩阵存储单元、被乘数矩阵存储单元、结果矩阵存储单元、总线数据接口和内部数据接口。
基于 fpga 通用矩阵浮点乘法器