“编码译码模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2135882个，建议您升级VIP下载更多相关专利

[发明专利]一种基于LDPC码和极化码的级联系统-CN201810055193.9在审
发明人：王秀敏;钱方磊;李君;肖丙刚;李正权 -专利权人：中国计量大学
申请日： 2018-01-19 - 公布日： 2018-05-18 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了基于LDPC和极化码的级联系统的设计，涉及信号编译码系统领域，更少的硬件需求达到更好的译码效果，是一种优秀的可靠的完整的信息编译码系统，本发明级联系统包括编码模块、信号发送模块、信号接收模块以及译码模块编码模块包括极化码编码器、补位器和LDPC编码器。译码模块包括LDPC译码器、选择器和极化码译码器，迭代次数由仿真得到。外码设为极化码，内码设为LDPC码的设计优化了LDPC码编码的短环问题，因此这两个优秀的码级联，可以省略编码时的交织以及译码时的解交织。级联码译码时，两个码均采用BP译码，译码模块周期性内部传输译码软信息，达到迭代次数后停止计算，输出软信息进行硬判决，输出信息，完成译码过程。这种级联系统可以应用于通信、图像传输等领域。
一种基于 ldpc 极化级联系统

[发明专利]用于小型化通信系统的Turbo码编译码芯片-CN201611144967.2在审
发明人：操炜鼎;陈永良;陈尔钐;毕文婷;杨楠 -专利权人：中国电子科技集团公司第二十研究所
申请日： 2016-12-13 - 公布日： 2017-05-31 - 主分类号： H03M13/29 文献下载
摘要：本发明提供了一种用于小型化通信系统的Turbo码编译码芯片，编码时中频数字信号输入Turbo码编码模块的输入缓冲存储器，由编码控制电路读取数据进行编码，输出数据给汉明码编码模块完成汉明码编码；译码时，中频数字信号输入汉明码译码模块完成汉明码译码，再输出给Turbo码译码模块的缓冲存储器，由多路选择器根据不同延迟模式控制数据写入不同的RAM，由译码控制电路控制分量译码器A、分量译码器B完成Turbo码译码迭代，直至译码结果满足误码率要求，译码中间数据存储在译码归一化存储器阵列中本发明实现了Turbo码编码器和译码器的集成，降低了算法复杂度，减少了编译码器的输入管脚和存储器数目，减小了存储器面积，易于芯片化实现，减小了实现功耗。
用于小型化通信系统 turbo 译码芯片

[发明专利]一种极性码的编码装置及方法-CN202310335141.8在审
发明人：甘前超;程健 -专利权人：上海新基讯通信技术有限公司
申请日： 2023-03-30 - 公布日： 2023-07-04 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种极性码的编码装置及方法，包括：序列获取模块，用于获取极性码编码模块的输入序列；位置确定模块，分别连接序列获取模块和极性码编码模块，用于确定潜在已知的定时信息在输入序列中的位置集合；极性码编码模块用于在极性码编码过程中将潜在已知的定时信息作为冻结比特进行极性码编码有益效果：本发明在译码过程中，将潜在已知的定时信息作为冻结比特，不再对已知的信息比特进行译码，减少译码路径，减少译码时间，节省运算量，同时提升了译码性能。
一种极性编码装置方法

[发明专利]一种低功耗广域网扩频通信系统信道编码系统和方法-CN201710343861.3在审
发明人：陆许明;徐永健;谭洪舟;唐先丹 -专利权人：中山大学花都产业科技研究院;中山大学
申请日： 2017-05-16 - 公布日： 2017-09-19 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种低功耗广域网扩频通信系统信道编码系统，包括编码模块和译码模块；所述编码模块包括RS编码器和卷积编码器；所述RS编码器用于对数据进行RS编码，然后再由所述卷积编码器进行卷积编码，再发送至信道；所述译码模块包括维特比译码器和RS译码器；所述维特比译码器将接收的信号进行卷积解码，然后再发生至RS译码器进行RS解码。相比于现有技术，本发明采用RS+卷积级联的方式对低功耗广域物联网扩频通信的信号进行信道编码。在码长受限的情况下尽可能的表现出了良好的纠错性能。译码算法相对其他码来讲较简单，译码器设备易于实现。
一种功耗广域网通信系统信道编码方法

[发明专利]一种用于数字通信差错控制的基于分块处理的并行Turbo编译码方法-CN03117474.4无效
发明人：万科;陈庆春;范平志 -专利权人：西南交通大学
申请日： 2003-03-17 - 公布日： 2003-11-12 - 主分类号： H04L25/38 文献下载
摘要：本发明公布了一种用于数字通信差错控制的基于分块处理的并行Turbo编译码方法。在本发明中，通过增加分块拆分处理模块、分块合并处理模块和使用带归零处理的分块编码模块，编码端可以在进行信息元分块编码处理的同时，设定并行编码各个编码分块的起始和终止状态；通过增加分块拆分处理模块、分块合并处理模块以及在两个分量译码中采用针对分块编码的多个软输入软输出译码模块所构成的译码单元，解码端支持Turbo码的高速并行分块译码；由于每个编码分块的前向状态和后向状态的初值均被设定为零状态，基于分块处理的并行编译码方法能在保证Turbo译码可靠性的同时，大幅度地降低Turbo码的译码延时
一种用于数字通信差错控制基于分块处理并行 turbo 译码方法

[发明专利]一种编码时隙ALOHA系统中的实时译码方法及装置-CN201510582243.5有效
发明人：费泽松;贾岱;上官成林;孙策 -专利权人：北京理工大学
申请日： 2015-09-14 - 公布日： 2018-04-13 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种编码时隙ALOHA系统中的实时译码方法及装置，属于多址接入技术领域。本发明装置包括存储模块、编码包yi及向量ci接收模块、ci操作模块和译码结果输出模块；存储模块和编码包yi及向量ci接收模块均分别与ci操作模块和译码结果输出模块相连；存储模块用于存储矩阵及其各行向量对应的编码包；编码包yi及向量ci接收模块用于接收依次到来的编码包及其向量，并在每接收到一个时输出给ci操作模块，最后一个得到ci操作模块反馈后通知译码结果输出模块输出；ci操作模块用于对输入的ci及yi根据预设的规则对其以及矩阵及其各行向量对应的编码包进行操作；译码结果输出模块用于将矩阵及其各行向量对应的编码包输出。对比现有技术，本发明具有实时译码、吞吐量高、复杂度低优势。
一种编码 aloha 系统中的实时译码方法装置

[发明专利]绝对位置测量装置-CN201210088517.1有效
发明人：吴宏圣;孙强;张吉鹏;续志军;李贺军 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2012-03-30 - 公布日： 2012-07-25 - 主分类号： G01B11/00 文献下载
摘要：本发明涉及一种绝对位置测量装置，该装置的光源发出的平行光将编码单元的位置编码信号投影在光探测器上；光探测器的线阵A和线阵B同时扫描编码单元的同一组位置编码信号；线阵A获得的A路位置编码信号由信号处理单元的A路信号采集模块采集，再由A路位置译码模块进行位置译码并判断译码结果是否正确；线阵B获得的B路位置编码信号由信号处理单元的B路信号采集模块采集，再由B路位置译码模块进行位置译码并判断译码结果是否正确；位置码校验模块对A路和B路译码结果进行校验，如果二者都正确或者只有A路正确，取A路译码结果为最终位置数据；只有B路正确，取B路译码结果为最终位置数据。
绝对位置测量装置

[实用新型]智能总线式开关系统装置-CN200320121730.4无效
发明人：王振红;张常年;王仲;付晶晶 -专利权人：王振红;张常年;王仲;付晶晶
申请日： 2003-11-21 - 公布日： 2005-01-19 - 主分类号： H05B37/02 文献下载
摘要：本实用新型是一种智能总线式开关系统装置，包括：多个开关模块，其每个开关模块包括一个开关组、一个处理器和一个编码器，其中所述处理器的键盘端口和控制端口分别连接所述开关组和编码器，并通过扫描开关组的按键状态控制编码器编码；多个接收模块，其每个接收模块包括一个译码器、一个处理器和控制灯泡通断的可控开关，其中所述处理器的分别连接所述译码器和所述继电器，所述译码器对所接收的编码信号进行译码，处理器根据译码器的译码结果控制可控开关进行通断操作；一条通信总线，将上述开关模块和接收模块互联，实现信号通信。这样，开关模块通过扫描开关组的按键状态进行编码，该编码信号经某一接收模块的译码器正确译码后控制有该接收模块所属的灯泡通断，从而实现了总线式智能控制。
智能总线开关系统装置

[发明专利]准循环低密度奇偶校验卷积码编译码系统及其编译码方法-CN201110004000.5无效
发明人：王轶翔;崔靖;杨艺宾;俞晖;徐友云 -专利权人：上海交通大学
申请日： 2011-01-11 - 公布日： 2011-05-25 - 主分类号： H03M13/11 文献下载
摘要：一种数字信号技术领域的准循环低密度奇偶校验卷积码编译码系统及其编译码方法，该系统包括：码字构造器、编码器模块和译码器模块，码字构造器产生校验母矩阵并向编码器模块和译码器模块传输相应的数据存取地址、移位因子等信息，并存储在各自的母矩阵存储单元中，编码器模块从信息源获得输入数据并将编码后的输出数据传输给信道，译码器模块从信道获得输入信息经过译码后输出信息。本发明通过加入准循环单位矩阵，实现用较少的迭代次数就能达到较好的译码性能，因此显著减少了硬件开销；准循环单位矩阵的低密度校验码字结构使整个编码、译码时都能够实现并行运算，因此有效减少了译码时钟延迟并大幅提高吞吐率
循环密度奇偶校验卷积码译码系统及其方法

[发明专利]一种工业场景下智能无速率编码系统及方法-CN202310612997.5在审
发明人：唐金辉;伏玉笋 -专利权人：上海交通大学
申请日： 2023-05-29 - 公布日： 2023-08-25 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种工业场景下智能无速率编码系统及方法，包括工业应用管理模块，用于区分工业场景下的弹性业务和非弹性业务；应用数据发送模块包含不同工业应用场景中的数据流，包括从工业应用1到工业应用n，用于不同业务数据流，送至编码器模块编码；编码器模块，用于根据无速率编码智能代理模块提供的度值对原始数据流编码；信道包括二进制删除信道和无线信道，用于传输编码器模块编码后的数据流；译码器模块，用于将经由信道传输的编码符号进行译码，得到原始数据流；无速率编码智能代理模块，用于根据译码器模块译码得到的数据流状态，通过深度强化学习算法，提供度值给编码器模块；应用数据接收模块，用于接收译码器模块输出的数据流。
一种工业场景智能速率编码系统方法

[发明专利]用于精细粒度视频编码(FGS)的复杂度可缩放性-CN02825368.X无效
发明人： R·陈;M·范德沙尔 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2002-12-09 - 公布日： 2005-06-01 - 主分类号： H04N7/30 文献下载
摘要：用于在分层视频编码框架中实现复杂度可缩放性的编码器和译码器系统。分层视频编码器包括：基本层编码器，用于接收视频信号和输出基本层流；和增强层编码器，它包括多个离散余弦变换(DCT)模块和用于选择其中一个DCT模块的选择系统。分层视频译码系统包括：基本层译码器，用于接收和译码基本层视频流；和增强层译码器，用于接收增强层视频流和所译码的基本层流，并生成译码的增强的视频输出，其中该增强层译码器包括：多个反离散余弦变换(IDCT)模块；和用于选择其中一个IDCT模块的选择系统。
用于精细粒度视频编码 fgs 复杂度缩放

[发明专利]宽频段可控增益多通道调制解调装置-CN201910130702.4在审
发明人：余灵峰;赵晟达;钟靓;徐犇;朱辉;董房;范慧芳 -专利权人：上海卫星工程研究所
申请日： 2019-02-21 - 公布日： 2019-06-11 - 主分类号： H04B1/00 文献下载
摘要：本发明涉及一种信号调制技术领域的宽频段可控增益多通道调制解调装置，包括：增益调节接口模块、变频模块、解调译码模块、调制编码模块、基准频率模块、主控模块、存储转发模块以及计算机设备，其中增益调节接口模块与变频模块，变频模块与解调译码模块，变频模块与调制编码模块通过射频电缆传输信号；解调译码模块实现量化采样，信号调理，并输出数据，调制编码模块实现信道、信元编码输出，解调译码模块、调制编码模块及存储转发模块通过主板调度实现软数据处理
调制编码模块解调译码模块变频模块调制解调装置多通道存储转发模块接口模块可控增益增益调节宽频段信号调制技术计算机设备传输信号基准频率技术效果射频电缆输出数据信号调理信元编码主控模块数据处理采样主板信道分发量化调度输出

[发明专利]一种基于FPGA的卷积码高速viterbi译码器-CN201210528493.7无效
发明人：汪小君 -专利权人：哈尔滨网腾科技开发有限公司
申请日： 2012-12-10 - 公布日： 2014-06-18 - 主分类号： H03M13/23 文献下载
摘要：一种基于FPGA的卷积码高速viterbi译码器设计。使用流水线技术实现对卷积码的快速持续译码。该器件将作为一个独立的功能模块，与其它模块整合成一个较完整的数据收发器件。在Matlab中编写卷积码编码程序和Viterbi译码器程序，实现对信息流的卷积码编码及Viterbi译码功能，通过此过程加深对卷积码的Viterbi译码算法的理解，然后在VHDL开发平台上设计开发卷积码编码及Viterbi译码功能模块，测试验证Viterbi译码模块工作的正确性，并利用Matlab仿真程序辅助进行VHDL的卷积码编码及Viterbi译码模块的功能验证。
一种基于 fpga 卷积码高速 viterbi 译码器

[发明专利]高光谱遥感图像的无损压缩编码器及其译码器-CN201110059117.3无效
发明人：马丕明;王旭叶 -专利权人：山东大学
申请日： 2011-03-11 - 公布日： 2011-08-31 - 主分类号： H04N7/26 文献下载
摘要：本发明提供了一种高光谱遥感图像的无损压缩编码器及其译码器，编码器包括预测差分模块、熵编码模块、输出控制模块，各模块间是串行关系，由同一时钟控制；预测差分模块是数据输入模块，同时完成预测和差分功能；熵编码模块是针对预测差分值进行无失真的熵编码器；输出控制模块在时钟信号的控制下，将码字经移位器处理后写入输出缓冲区。译码和编码的过程是非常对称的，译码完全是编码的逆过程，译码器和编码器使用相同的基本过程，模块相同但处理次序相反。本发明编码器具有低复杂度，能够在降低硬件复杂度的条件下实现较好的压缩性能，译码器能够从该编码器的压缩码流中恢复出原始数据。
光谱遥感图像无损压缩编码器及其译码器

[发明专利]基于FPGA的IRIG-B码编码译码系统及其编码译码方法-CN201310325158.1有效
发明人：王少军;刘连胜;周建宝;庄波海;彭喜元 -专利权人：哈尔滨工业大学
申请日： 2013-07-30 - 公布日： 2013-10-09 - 主分类号： H03M13/11 文献下载
摘要：基于FPGA的IRIG-B码编码译码系统及其编码译码方法，属于通信技术领域。基于FPGA的IRIG-B码编码译码系统包括GPS/北斗双系统模块、FPGA、单片机、DAC芯片、比较器芯片、上位机和PCI转接卡，GPS/北斗双系统模块、FPGA、单片机、DAC芯片和比较器芯片集成在板卡上，该板卡通过PCI转接卡与上位机相连，方法为：单片机将接收到的时间信息进行译码，然后输入到FPGA的DC码编码控制逻辑模块和AC码编码控制逻辑模块进行DC码和AC码的编码，编码完成之后通过外部环回把DC码和AC码分别输入到FPGA的进行译码，译码的结果上传到上位机。本发明适用于IRIG-B码编码译码系统。
基于 fpga irig 编码译码系统及其方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条