“硬件延时”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果201687个，建议您升级VIP下载更多相关专利

[实用新型]一种CPU与FPGA自动控制启动电路-CN202220074611.0有效
发明人：周柯;王晓明;林翔宇;李肖博;宋益;习伟;李文伟;彭博雅 -专利权人：广西电网有限责任公司电力科学研究院;南方电网数字电网研究院有限公司
申请日： 2022-01-12 - 公布日： 2022-08-19 - 主分类号： G06F1/26 文献下载
摘要：打开电源系统，FPGA系统上电完成配置时，逻辑门模块输出的信号就控制CPU系统通电进而实现CPU系统自启动，本实用新型无需采用硬件延时来实现，并且不用修改硬件的延时时间，不管FPGA系统配置多长时间，只有在FPGA系统配置完成后才通过逻辑门模块控制控制开关模块通电，因而解除了硬件延时的时间限制，提高了FPGA系统与CPU系统协同工作时的自适应性。
一种 cpu fpga 自动控制启动电路

[发明专利]一种强制性延时关机电路-CN200910105018.7有效
发明人：陈文明 -专利权人： TCL通力电子（惠州）有限公司
申请日： 2009-01-13 - 公布日： 2009-07-08 - 主分类号： H01H43/00 文献下载
摘要：本发明公开了一种强制性延时关机电路，包括机械开关、至少一开关电路和延时电路，所述机械开关与延时电路相连，所述延时电路另一端与开关电路相连。本发明实施例采用硬开关的方式，在开关拔到关机位置后，会延后适当的时间关断电源，系统可在此延时内做相应的动作，本项发明不需要软件控制，采用的全都是硬件分立元件，实现强制性延时关机。
一种强制性延时关机电路

[发明专利]一种并行提升9/7小波基的VLSI结构-CN200710052272.6无效
发明人：田昕;田金文;谭毅华 -专利权人：华中科技大学
申请日： 2007-05-23 - 公布日： 2007-10-24 - 主分类号： G06T1/20 文献下载
摘要：一种并行提升9/7小波基的VLSI结构，属于图像压缩处理中的小波变换领域，目的在于有效减少所需的硬件资源，提高最大工作频率，以适于高速、硬件资源要求比较严格的应用场合。本发明包括四个实现不同提升步骤的处理单元，各处理单元由乘法器，加法器，反相器和延时寄存器组成，其中提升系数 a＝－4，b＝12，c＝－16/5，一种并行提升小波基 vlsi 结构

[发明专利]一种基于EASI的IQ失衡高速补偿架构-CN202310305597.X在审
发明人：钟为金;王维;崔雄文;曹徵鉴;邓会鹏;李源 -专利权人：成都九洲迪飞科技有限责任公司
申请日： 2023-03-27 - 公布日： 2023-07-21 - 主分类号： H04B1/16 文献下载
摘要：失衡高速补偿架构，采用零中频接收机接收射频信号，并输出同相I支路和正交Q支路，所述同相I支路和正交Q支路分别采用多个在时域上交错分离的模数转换器ADC来完成信号采样，所述模数转换器ADC的输出端均接入向前预测硬件架构，并运用前向预测和延时更新的方法，提升处理器硬件的吞吐率。本发明在前向预测硬件架构EASI算法基础上结合多级展开优化补偿架构，运用前向预测和延时更新方法，有效提升处理器硬件实现时的吞吐率和信干比，降低了硬件资源消耗，实现IQ失衡补偿，提升中频接收机的灵敏度性能
一种基于 easi iq 失衡高速补偿架构

[发明专利]用于设计具有优化的系统延时的机器人系统架构的方法和系统-CN202280008813.8在审
发明人： J·金克拉 -专利权人：埃尔构人工智能有限责任公司
申请日： 2022-01-27 - 公布日： 2023-08-29 - 主分类号： G06F9/50 文献下载
摘要：该方法包括定义包括第一多个节点和表示第一多个任务之间的数据流的第一多条边的软件图，以及定义包括第二多个节点和第二多条边的硬件图。该方法可以包括将软件图映射到硬件图，对与包括在软件图中的计算路径相关联的延时进行建模以用于软件图和硬件图之间的映射，使用延时将计算路径中的多个计算任务分派给多个硬件组件以产生机器人系统架构，以及使用机器人系统架构将机器人设备配置为能够执行与软件图相对应的功能
用于设计具有优化系统延时机器人架构方法

[发明专利]基于延时的硬件木马检测方法和系统-CN201510318921.7有效
发明人：何春华;侯波;王力纬;恩云飞;谢少锋 -专利权人：工业和信息化部电子第五研究所
申请日： 2015-06-11 - 公布日： 2017-09-19 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种基于延时的硬件木马检测方法和系统，所述方法包括首先获取待测芯片的旁路延时信息，该旁路延时信息包括待测芯片的各个信号路径的幅频响应曲线和/或相频响应曲线；然后根据上述旁路延时信息得到待测芯片中各个信号路径的谐振谷频率和谐振峰频率；最后将待测芯片中各个信号路径的谐振谷频率和谐振峰频率分别与对应的各个信号路径的预设谐振谷频率阈值和谐振峰频率阈值进行比较，根据比较结果判断待测芯片中是否存在硬件木马。
基于延时硬件木马检测方法系统

[发明专利]一种高可靠ASI信号切换设备及ASI信号故障延迟判定方法-CN201110147003.4有效
发明人：惠新标;顾樑;曹毅;陈立德;孙维东;吕家瑜 -专利权人：上海风格信息技术有限公司;上海风格软件有限公司;无锡风格软件有限公司
申请日： 2011-06-02 - 公布日： 2011-11-09 - 主分类号： H04N17/00 文献下载
摘要：目的是，提供一种主备路ASI信号输入可以同时断电或硬件故障时旁通输出，正常播出时ASI信号故障延迟判定，避免播出信号随意切换的高可靠ASI信号切换设备。所述设备包括ASI信号中断延时单元，同步字节错延时单元，传输错延时单元，PID码率异常延时单元，进入ASI信号故障延迟判定模块的ASI信号经过上述四个单元处理确定是否存在需要切换的故障。所述设备还包括备切换继电器，备旁路继电器，备ASI信号断电或硬件故障时直接从备ASI信号输出接口输出。本发明保障数字电视安全可靠播出。
一种可靠 asi 信号切换设备故障延迟判定方法

[实用新型]一种高可靠ASI信号切换设备-CN201120183872.8有效
发明人：惠新标;顾樑;曹毅;陈立德;孙维东;吕家瑜 -专利权人：上海风格信息技术有限公司;上海风格软件有限公司;无锡风格软件有限公司
申请日： 2011-06-02 - 公布日： 2012-01-18 - 主分类号： H04N17/00 文献下载
摘要：目的是，提供一种主备路ASI信号输入可以同时断电或硬件故障时旁通输出，正常播出时ASI信号故障延迟判定，避免播出信号随意切换的高可靠ASI信号切换设备。所述设备包括ASI信号中断延时单元，同步字节错延时单元，传输错延时单元，PID码率异常延时单元，进入ASI信号故障延迟判定模块的ASI信号经过上述四个单元处理确定是否存在需要切换的故障。所述设备还包括备切换继电器，备旁路继电器，备ASI信号断电或硬件故障时直接从备ASI信号输出接口输出。本实用新型保障数字电视安全可靠播出。
一种可靠 asi 信号切换设备

[实用新型]一种基于分立器件的硬件复位电路-CN201420240715.X有效
发明人：周瑞鹏 -专利权人：深圳恒隆电子有限公司
申请日： 2014-05-12 - 公布日： 2014-09-24 - 主分类号： H03K17/22 文献下载
摘要：本实用新型涉及移动互联网设备领域，尤其涉及一种基于分立器件的硬件复位电路，包括：电源控制电路和复位电路，所述电源控制电路与复位电路连接，所述复位电路中包括：延迟电路，同时触发电源键和复位键时，延时预设的时间后，实现硬件复位，与现有技术中的集成电路相比，本实用新型降低了生产成本，且延时时间可以由分立器件预先设置。
一种基于分立器件硬件复位电路

[实用新型]一种电脑用借电开关-CN200820099399.3无效
发明人：杨富志 -专利权人：杨富志
申请日： 2008-07-10 - 公布日： 2009-04-01 - 主分类号： G06F1/32 文献下载
摘要：本实用新型提供一种电脑用借电开关，由借电开机、待机检测、稳压借电、延时输出、开关和整流等电路组成，是为解决现有电脑待机存在功耗而设计的补救产品。它以硬件装入的方法置于机箱内可做到不改变电脑原有的操作使用习惯；它以硬件外置的方法做成插座置于机箱旁边特别适合网吧。优点：待机延时自动关闭电源，缺点：电脑工作时有0.9瓦左右的功耗。
一种电脑用借电开关

[发明专利]开关驱动电路以及电气设备-CN201811030073.X有效
发明人：刘杰 -专利权人：欧姆龙株式会社
申请日： 2018-09-05 - 公布日： 2023-07-28 - 主分类号： H03K17/28 文献下载
摘要：所述开关驱动电路至少包括对控制信号进行迟滞延时处理的迟滞延时电路；所述迟滞延时电路包括：充放电电路，比较器以及反馈电路。由此，本发明实施例提供进行迟滞延时处理的驱动电路结构，能够从硬件上实现对开关驱动电路和/或被驱动部件的保护。
开关驱动电路以及电气设备

[发明专利]基于电力业网络测量和控制系统时钟同步协议的测试方法-CN201110310098.7有效
发明人：周健;赵海生;杨帆;高彦杰 -专利权人：华东电力试验研究院有限公司;上海明华电力技术工程有限公司
申请日： 2011-10-14 - 公布日： 2013-04-17 - 主分类号： H04L12/26 文献下载
摘要：本发明涉及一种基于电力业网络测量和控制系统时钟同步协议的测试方法，它包括以下步骤：IEEE1588协议一致性测试，IEEE1588协议硬件时标准确度测试以及IEEE1588协议时间同步准确度测试。IEEE1588协议一致性测试包括PTP默认属性值的测试、路径延时机制测试、BMC算法-数据集比较算法测试以及状态决定算法测试。路径延时机制测试包括忽略其他延时机制报文的测试以及对等延时机制的测试。IEEE1588协议硬件时标准确度测试包括主钟与透明时钟传输延时测量以及透明时钟与从钟传输延时测量。
基于电力网络测量控制系统时钟同步协议测试方法

[发明专利]一种起爆器级联控制起爆装置及方法-CN202010832754.9在审
发明人：赖流奇;李明政;章鑫 -专利权人：重庆云铭科技股份有限公司
申请日： 2020-08-18 - 公布日： 2020-12-25 - 主分类号： F42B3/10 文献下载
摘要：起爆方法为：通过软/硬件系统控制主机起爆模块发出起爆指令，分机起爆模块开始延时，延时结束后分机起爆模块发送起爆指令到电子雷管，电子雷管根据设置的延时进行相应的延时起爆。本发明级联控制起爆装置，可提高带载电子雷管的总数量和大大延长起爆延时。本发明的起爆方法，通过一套软/硬件系统控制主机起爆模块和分机起爆模块，在实际操作过程中，只需进入不同的功能页面即可实现角色的切换，大大方便了现场设备的管理和人身安全，在电子雷管起爆领域具有推广应用价值。
一种起爆级联控制装置方法

[发明专利]一种用于显控系统延时特性测试的系统-CN202110080609.4在审
发明人：丰宁宁 -专利权人：南京芯传汇电子科技有限公司
申请日： 2021-01-21 - 公布日： 2021-06-04 - 主分类号： G05B23/02 文献下载
摘要：本发明公开了一种用于显控系统延时特性测试的系统，涉及测试验证平台技术领域，包括总控模块、时间同步模块、图像采集模块、总线数据采集模块、数据存储模块、延时特性分析模块，本发明的有益效果是：本发明通过以上各模块配合使用，利用搭建的一套测试系统软件和硬件环境，实现对显控系统的网络延时、响应延时、带宽使用率等性能指标的测试及分析，通过分析测试结果，评估是否满足系统设计需求和性能要求的一套测试验证平台，该测试验证平台的应用为显控系统的集成验证测试提供一整套的软硬件解决方案，解决显控系统延时特性的可测试性难题，大大提高系统综合验证进度以及性能测试的正确性和完备性。
一种用于系统延时特性测试

[发明专利]一种基于级联CIC的延时方法、装置、设备及存储介质-CN202310321611.5在审
发明人：朱栋;彭敏;卢艺 -专利权人：常州大学
申请日： 2023-03-29 - 公布日： 2023-06-13 - 主分类号： H03H17/00 文献下载
摘要：本发明涉及超声相控阵系统相位控制领域，尤其涉及一种基于级联CIC的延时方法、装置、设备及存储介质，包括如下步骤：缓存模块写入数据时，计数器开始计数，每写入一个数据，计数器加一，每读取一个数据，计数器减一，直至数据读取完成并输出初始信号；采用级联CIC滤波器结构对初始信号插值滤波处理，得到处理信号；得到处理信号后，计数器开始工作，当计数器的指针与设定的延时参数相等时，在指针对应位置对数据进行延时处理，并输出延时信号本发明中，通过使用级联CIC滤波器结构来对数据进行插值滤波处理，对信号处理的并行度得到提高，且结构简单，易于硬件实现，可以实现较高的延时精度，且算法简单，对于硬件性能要求不高。
一种基于级联 cic 延时方法装置设备存储介质