|
钻瓜专利网为您找到相关结果 3009913个,建议您 升级VIP下载更多相关专利
- [发明专利]一种半导体器件及其制造方法-CN202210200010.4在审
-
李永亮;张佳熠;殷华湘;罗军;王文武
-
中国科学院微电子研究所
-
2022-03-02
-
2022-06-10
-
H01L27/088
- 本发明公开了一种半导体器件及其制造方法,涉及半导体技术领域,用于解决核心器件与输入/输出器件的器件结构均为环栅晶体管时兼容性差的问题。所述半导体器件包括:衬底、第一环栅晶体管和第二环栅晶体管。第一环栅晶体管形成在衬底具有的第一元件区上。第一环栅晶体管具有的至少一层第一纳米线或片的外周依次环绕有第一栅介质层和第二栅介质层。第二环栅晶体管形成在衬底具有的第二元件区上。第二环栅晶体管具有的至少一层第二纳米线或片的外周环绕有第三栅介质层。第一栅介质层和第二栅介质层的总厚度大于第三栅介质层的厚度。第一纳米线或片的厚度小于第二纳米线或片的厚度。半导体器件包括的第一纳米线或片的层数等于第二纳米线或片的层数。
- 一种半导体器件及其制造方法
- [发明专利]环形离子推力器栅极组件-CN201910321224.5有效
-
龙建飞;孙明明
-
南华大学
-
2019-04-22
-
2020-07-14
-
F03H1/00
- 环形离子推力器栅极组件,包括屏栅、加速栅、第一绝缘陶瓷环、第二绝缘陶瓷环、组合式屏栅支撑结构及组合式加速栅支撑结构。屏栅和加速栅均为环形,其端面的横截面均为凸起的弧形;组合式屏栅支撑结构包括外环、内环、弧形加强筋及耳片;组合式加速栅支撑结构包括外环、内环、弧形加强筋及凸片,凸片与耳片的位置相对应。屏栅与组合式屏栅支撑结构、加速栅与组合式加速栅支撑结构均通过焊接固定,第一、第二绝缘陶瓷环设于屏栅和加速栅之间,组合式屏栅支撑结构和组合式加速栅支撑结构通过凸片与耳片采用螺钉进行固定。
- 环形离子推力栅极组件
- [发明专利]一种环栅晶体管及其制造方法-CN202210471119.1在审
-
李永亮;赵飞;罗军;王文武
-
中国科学院微电子研究所
-
2022-04-28
-
2022-08-12
-
H01L29/78
- 本发明公开了一种环栅晶体管及其制造方法,涉及半导体技术领域,用于改善环栅晶体管中寄生沟道的漏电,提高环栅晶体管的导电性能。所述环栅晶体管包括:衬底、形成在衬底上的堆叠结构、形成在衬底与堆叠结构之间的含锗半导体结构、以及环绕在至少一层纳米片外周的栅堆叠。堆叠结构包括源区、漏区和至少一层纳米片。至少一层纳米片位于源区和漏区之间,至少一层纳米片分别与源区和漏区接触。含锗半导体结构的宽度小于至少一层纳米片的宽度。含锗半导体结构中锗的含量高于至少一层纳米片中锗的含量。至少一层纳米片与含锗半导体结构之间具有空隙。所述环栅晶体管的制造方法用于制造上述环栅晶体管。
- 一种晶体管及其制造方法
- [发明专利]一种半导体器件及其制造方法-CN202210199094.4在审
-
李永亮;刘昊炎;殷华湘;罗军;王文武
-
中国科学院微电子研究所
-
2022-03-02
-
2022-06-10
-
H01L27/088
- 本发明公开一种半导体器件及其制造方法,涉及半导体技术领域,用于解决核心器件与输入/输出器件的器件结构均为环栅晶体管时兼容性差的问题,并提升核心器件的工作性能。所述半导体器件包括:衬底、形成在衬底具有的第一元件区上的第一环栅晶体管、以及形成在衬底具有的第二元件区上的第二环栅晶体管。第一环栅晶体管具有的至少一层第一纳米线或片的外周依次环绕有第一栅介质层和第二栅介质层。第二环栅晶体管具有的至少一层第二纳米线或片的外周环绕有第三栅介质层。第一栅介质层和第二栅介质层的总厚度大于第三栅介质层的厚度。第一纳米线或片的厚度小于第二纳米线或片的厚度。第二纳米线或片包括的第二材料部所含有的材料为高迁移率沟道材料。
- 一种半导体器件及其制造方法
- [实用新型]新型梅花触头-CN201420493604.X有效
-
陈根福
-
玉环欧莱诺电气有限公司
-
2014-08-29
-
2015-01-07
-
H01H1/44
- 结构为:包括栅片、立柱、触片和弹簧,栅片为环形的上栅片和下栅片,上下栅片之间连接有立柱,上下栅片的外侧设有若干凹槽,成对的触片安装凹槽内,触片外侧的两端设有弹簧槽,弹簧槽内安装有环形的首尾连接的弹簧,其特征在于:所述触片的外侧套置有开口环;触片的两侧边设有成排的凹口。当触片与静触头相抵触时,开口环与弹簧之间形成并联回路,开口环作为支路起到分流的作用,从而弹簧上的电流减小,弹簧的发热也减少,不会出现电流过大引起的退火现象,增加了弹簧的使用寿命。
- 新型梅花
- [发明专利]一种环栅晶体管及其制造方法-CN202210508772.0在审
-
李永亮;赵飞;陈安澜;程晓红;王文武
-
中国科学院微电子研究所
-
2022-05-10
-
2022-09-09
-
H01L29/06
- 本发明公开了一种环栅晶体管及其制造方法,涉及半导体技术领域,用于在抑制环栅晶体管的寄生沟道漏电的情况下,提升环栅晶体管的工作性能。所述环栅晶体管及其制造方法包括:衬底、堆叠结构、栅堆叠、隔离侧墙和漏电抑制结构。堆叠结构形成在衬底上。堆叠结构包括源区、漏区、以及位于源区和漏区之间的至少一层纳米线或片。栅堆叠环绕在至少一层纳米线或片的外周。隔离侧墙至少形成在栅堆叠沿长度方向的两侧。漏电抑制结构形成在衬底上。漏电抑制结构位于至少一层纳米线或片的下方、以及隔离侧墙与至少一层纳米线或片对应的部分的下方。漏电抑制结构内掺杂有与环栅晶体管的导电类型相反的杂质。源区和漏区的底部均至少与漏电抑制结构的底部平齐。
- 一种晶体管及其制造方法
|