“晶振时钟电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1903591个，建议您升级VIP下载更多相关专利

[发明专利]时钟停振监测电路、监测方法、芯片系统及存储介质-CN202211713213.X在审
发明人：丁燕 -专利权人：杭州万高科技股份有限公司
申请日： 2022-12-29 - 公布日： 2023-06-02 - 主分类号： G06F1/14 文献下载
摘要：本发明涉及一种时钟停振监测电路、监测方法、芯片系统及存储介质，包括晶振监测电路、时钟切换电路、晶振恢复电路和异常处理电路。晶振监测电路对晶振时钟信号重复进行停振监测，并输出晶振停振标志；晶振恢复电路向外挂晶振输出晶振重启信号，并在外挂晶振重启成功后向时钟切换电路输出晶振恢复标志；时钟切换电路接收到晶振停振标志时，将运行时钟切换为高频RC时钟，当时钟切换电路接收到晶振恢复标志时，将运行时钟切换为外挂晶振。本发明通过重启的方式尝试恢复晶振，可以有效解决因接触不良等因素导致的停振问题，并且时钟切换电路一旦检测到晶振恢复，会自动将始终切换相对准确的晶振时钟，有效增强芯片系统的可靠性和精确性。
时钟监测电路方法芯片系统存储介质

[实用新型]晶振时钟失效检测电路-CN202122821429.5有效
发明人：王浩远 -专利权人：佛山巨晟微电子有限公司
申请日： 2021-11-17 - 公布日： 2022-06-17 - 主分类号： G01R31/00 文献下载
摘要：本实用新型公开了一种晶振时钟失效检测电路，包括依次电性连接的外部晶振、时钟整形模块、晶振频率侦测模块和时钟安全管理模块；其中，外部晶振用于产生晶振时钟；时钟整形模块用于将晶振时钟由正弦波整形成方波；晶振频率侦测模块用于检测晶振时钟的频率是否在预设范围内，若不在预设范围内，则产生异常信号；当接收到异常信号时，时钟安全管理模块将芯片系统的工作时钟由晶振时钟切换为内部RC时钟。根据本实用新型的晶振时钟失效检测电路，能够快速准确地检测到外部晶振是否停止振荡，且能够检测晶振时钟的频率是否过快或者过慢，并在检测到晶振时钟异常时，及时将芯片系统的工作时钟切换成内部RC时钟，避免芯片系统运行紊乱
时钟失效检测电路

[发明专利]一种晶振备份方法及电路-CN200410049496.8有效
发明人：姚益民 -专利权人：华为技术有限公司
申请日： 2004-06-24 - 公布日： 2005-12-28 - 主分类号： H03K19/173 文献下载
摘要：一种晶振备份电路，包括：晶振输出检测电路：利用互为备份的第一晶振和第二晶振的输出时钟检测所述两个晶振的工作状态是否正常，并输出第一晶振时钟检测状态信号和第二晶振时钟检测状态信号；时钟源切换电路：接收上述第一晶振时钟检测状态信号和第二晶振时钟检测状态信号，根据两个状态信号的变化情况自动切换时钟源，将工作状态正常的晶振作为当前时钟源。本发明还提供一种晶振备份的方法。通过本发明可以减少晶振故障对系统的影响，提高了系统的可靠性，并且避免了对整个模块进行备份，减少了成本；本发明进行时钟检测时，不引入第三个时钟，保证了检测的独立性和可靠性。
一种备份方法电路

[发明专利]5G标准源高频晶振电路-CN201811332643.0在审
发明人：陈功 -专利权人：深圳市金科泰通信设备有限公司
申请日： 2018-11-09 - 公布日： 2019-03-15 - 主分类号： H03B5/04 文献下载
摘要：本发明公开了一种5G标准源高频晶振电路，属于标准源晶振领域，其包括晶振控制电路，晶振控制电路包括低频晶振单元、高频晶振单元和协调控制单元，低频晶振单元向协调控制单元输出时钟频率Vout1，高频晶振单元向协调控制单元输出时钟频率Vout2，协调控制单元根据时钟频率Vout1和时钟频率Vout2生成控制信号PWM并传输给高频晶振单元，高频晶振单元根据接收到的控制信号PWM调整并向外界输出时钟频率Vout2，本发明具有在输出较高频的时钟频率时，也能够长时间保证时钟频率稳定的效果。
高频晶振时钟频率协调控制输出时钟频率标准源晶振低频晶振控制电路电路生成控制信号控制信号传输输出保证

[发明专利]一种快速起振电路、方法、晶体振荡器以及集成芯片-CN202010038927.X在审
发明人：朴胜国;陈春平;吴唐政 -专利权人：珠海市杰理科技股份有限公司
申请日： 2020-01-14 - 公布日： 2020-07-21 - 主分类号： H03B5/06 文献下载
摘要：本发明涉及快速起振电路、方法、晶体振荡器以及集成电路。快速起振电路为晶振模块注入与晶振模块输出时钟频率一致的第一电流信号，包括驱动电路、锁频环电路、以及开关电路，驱动电路输入端与晶振模块连接，输出端与锁频环电路连接，用于接收晶振模块的输出时钟，将其放大后输入至锁频环电路并提供驱动；锁频环电路输入端与驱动电路连接，输出端通过开关电路与晶振模块连接，用于接收放大后的输出时钟，将输出频率锁定为输出时钟的频率后，为晶振模块注入第一电流信号；开关电路位于锁频环电路和晶振模块之间，用于在晶振模块完成起振后，进入断开状态以断开锁频环电路与晶振模块的连接。本发明从外部进行注入锁定，可以迅速加快晶振起振。
一种快速电路方法晶体振荡器以及集成芯片

[发明专利]一种低功耗晶振起振电路和相关芯片及相关电子设备-CN202210573326.8在审
发明人：江力;白瑞林 -专利权人：深圳英集芯科技股份有限公司
申请日： 2022-01-29 - 公布日： 2023-08-08 - 主分类号： H03B5/02 文献下载
摘要：本申请实施例公开了低功耗晶振起振电路和相关芯片及相关电子设备，该电路包括偏置电路、驱动电路和晶振生成电路，偏置电路的输出端连接驱动电路的第一输入端，驱动电路的第二输入端连接晶振生成电路的输出端，驱动电路的输出端连接晶振生成电路的输入端；偏置电路向驱动电路提供工作电压；驱动电路将第一时钟信号转变为第二时钟信号，第一时钟信号为晶振生成电路产生的时钟信号，第二时钟信号为第一时钟信号的反向时钟信号，第二时钟信号的振幅与工作电压的值成正比例关系本申请通过偏置电路为驱动电路提供一个较小工作电压，降低时钟信号的振幅，从而降低晶振起振电路功耗，减少电子设备的待机功耗，延长电子设备的待机时间。
一种功耗振起电路相关芯片电子设备

[发明专利]微波类原子钟用的探测信号通用化产生装置-CN202011200622.0有效
发明人：赵广东;闵康磊;郑荣磊;邢方园;李思衡 -专利权人：上海航天测控通信研究所
申请日： 2020-10-30 - 公布日： 2022-02-18 - 主分类号： G05B19/042 文献下载
摘要：本发明提供了一种微波类原子钟用的探测信号通用化产生装置，包括：恒温压控晶振、时钟分配电路、DDS时钟产生电路、上变频本振电路、FPGA控制电路、DDS频率合成电路、程控衰减器以及后级π网络。恒温压控晶振输出晶振信号；时钟分配电路将晶振信号分配输出至DDS时钟产生电路、上变频本振电路及FPGA控制电路；上变频本振电路根据时钟信号产生本振信号；FPGA控制电路控制上变频本振电路、DDS频率合成电路及程控衰减器的参数；DDS频率合成电路接收DDS时钟产生电路产生的倍频时钟并产生预设时序的信号，预设时序信号与本振信号进行上混频后依次输出至程控衰减器及后级π网络，以调整馈入微波谐振腔的探测信号功率。
微波原子钟探测信号通用产生装置

[实用新型]晶振电路装置、主板控制系统及电子设备-CN202223287113.3有效
发明人：陶泽华;徐正新;洪明彬;魏海峰 -专利权人：深圳创维-RGB电子有限公司
申请日： 2022-12-07 - 公布日： 2023-06-02 - 主分类号： H03H9/19 文献下载
摘要：本申请涉及电子技术领域，尤其设计一种晶振电路装置、主板控制系统及电子设备，本申请晶振电路装置中包括：主芯片模块、从芯片模块及晶振电路模块；其中，主芯片模块的时钟信号端与晶振电路模块的输出端电连接，主芯片模块的脉冲输出端与从芯片模块的时钟信号端电连接；主芯片模块，用于根据晶振电路模块提供的时钟信号，通过脉冲输出端向从芯片模块输出目标脉冲信号；从芯片模块，用于将目标脉冲信号确定为时钟输入信号，并基于时钟输入信号进行上电初始化，从而实现了用脉冲信号替代外置晶振的功能，无需为从芯片模块配置相应的晶振电路，解决了现有技术中需要为主板中每个IC配置晶振电路所导致的电路成本高的问题，降低了电路硬件成本。
电路装置主板控制系统电子设备

[发明专利]USB时钟产生电路-CN202010421423.6有效
发明人：张歆 -专利权人：成都盛芯微科技有限公司
申请日： 2020-05-18 - 公布日： 2023-08-18 - 主分类号： G06F13/42 文献下载
摘要：本发明公开了一种USB时钟产生电路，包括晶振电路模块、为USB模块提供时钟信号的RC振荡器模块，RC振荡器模块连接于晶振电路模块并接收晶振电路模块提供的基准时钟；RC振荡器模块包括RCO子电路、同步脉冲发生子电路、计数器子电路、开关控制子电路和时钟合成子电路；RCO子电路输出第一控制信号；同步脉冲发生子电路连接于晶振电路模块并输出第二控制信号；计数器子电路连接于RCO子电路和同步脉冲发生子电路，并输出第三控制信号；时钟合成子电路经运算后输出USB模块所需的时钟信号。本发明技术方案通过晶振电路模块提供基准时钟，增加同步脉冲发生子电路以使基准时钟对RCO子电路进行同步，满足全速USB时钟的应用需求。
usb 时钟产生电路

[发明专利]外部时钟监测电路和芯片-CN202211492342.0在审
发明人：黄洪;王华生;黄健 -专利权人：国民技术股份有限公司
申请日： 2022-11-25 - 公布日： 2023-03-07 - 主分类号： G06F11/30 文献下载
摘要：本发明公开了一种外部时钟监测电路和芯片。外部时钟监测电路包括：低频监测模块，输入外部晶振时钟和内部时钟，用于将外部晶振时钟与内部时钟进行对比，判断外部晶振时钟是否小于其支持的频率最小值；且根据判断结果输出告警信号；高频监测模块，输入外部晶振时钟和内部时钟，用于将外部晶振时钟与内部时钟进行对比，判断外部时钟频率是否大于其支持的频率最大值；且根据判断结果输出告警信号；门限监测模块，输入外部晶振时钟和内部时钟，用于将外部晶振时钟与内部时钟进行对比，判断外部时钟频率的波动范围是否超过门限波动范围本发明实施例实现了对外部晶振时钟进行监测，提升了芯片的可靠性和安全性。
外部时钟监测电路芯片

[发明专利]低功耗晶振起振电路、芯片及电子设备-CN202210110859.2有效
发明人：江力;白瑞林 -专利权人：深圳英集芯科技股份有限公司
申请日： 2022-01-29 - 公布日： 2022-05-06 - 主分类号： H03K3/012 文献下载
摘要：本申请实施例公开了一种低功耗晶振起振电路、芯片及电子设备，该电路包括偏置电路、驱动电路和晶振生成电路，偏置电路的输出端连接驱动电路的第一输入端，驱动电路的第二输入端连接晶振生成电路的输出端，驱动电路的输出端连接晶振生成电路的输入端；偏置电路用于向驱动电路提供工作电压；驱动电路用于将第一时钟信号转变为第二时钟信号，第一时钟信号为晶振生成电路产生的时钟信号，第二时钟信号为第一时钟信号的反向时钟信号，第二时钟信号的振幅与工作电压的值成正比例关系本申请通过偏置电路为驱动电路提供一个较小的工作电压，降低时钟信号的振幅，从而降低了晶振起振电路的功耗，减少电子设备的待机功耗，延长电子设备的待机时间。
功耗振起电路芯片电子设备

[发明专利]5G标准源高频晶振电路-CN201910290246.X有效
发明人：陈功 -专利权人：深圳市金科泰通信设备有限公司
申请日： 2019-04-11 - 公布日： 2021-03-16 - 主分类号： H03B5/04 文献下载
摘要：本发明公开了一种5G标准源高频晶振电路，属于标准源晶振领域，其包括晶振控制电路，晶振控制电路包括时钟参考单元、高频晶振单元和PLL环路控制单元，时钟参考单元包括可编程全硅温度补偿振荡器，可编程全硅温度补偿振荡器接收外界输入的时钟脉冲并输出低频的时钟频率Vout1；高频晶振单元包括压控振荡器，压控振荡器输出高频的时钟频率Vout2，本发明具有通过可编程全硅温度补偿振荡器受到外界温度影响小的特点，向高频晶振单元提供比较稳定的参考时钟频率，压控振荡器对接收的时钟频率进行滤波，保证输出的波形稳定，有效减少晶振电路受温度影响的效果。
标准高频电路

[发明专利]一种无源晶振共用电路-CN201910632013.3有效
发明人：冯珑 -专利权人：晶晨半导体（上海）股份有限公司
申请日： 2019-07-12 - 公布日： 2023-07-28 - 主分类号： G06F1/12 文献下载
摘要：本发明提供一种无源晶振共用电路，包括：晶振电路，用于输出时钟信号；系统级芯片，系统级芯片的晶振输入引脚和晶振输出引脚均连接晶振电路，用于接收时钟信号后输出；集成芯片，集成芯片的晶振输入引脚通过无源滤波器选择与系统级芯片的晶振输入引脚和晶振输出引脚中的一个连接，以接收系统级芯片输出的时钟信号。本发明的有益效果在于：通过无源滤波器减少干扰，使得系统级芯片和集成芯片的时钟信号的频率一致，减少了晶振数量。
一种无源共用电路

[实用新型]一种低温漂晶振时钟电路-CN200520047837.8无效
发明人：袁文师;韩明 -专利权人：上海贝岭股份有限公司
申请日： 2005-12-22 - 公布日： 2007-05-16 - 主分类号： H03K3/011 文献下载
摘要：本实用新型涉及一种低温漂晶振时钟电路，其中：低温漂晶振时钟电路包括晶振电路和锁相环，该晶振电路产生时钟作为锁相环输入的基准时钟，通过锁相环产生各种频率的时钟。本实用新型采用晶体振荡器和锁相环路来稳定频率，在时域上，对时钟采用锁相环进行整形，进而达到校正计时时钟。本实用新型具有电路简单、性能良好、副波少、维修方便等优点，是一种较新的频率调制方案。
一种低温漂晶振时钟电路

[发明专利]一种复用处理电路、晶振复用电路以及电视机-CN201911337816.2在审
发明人：易科臣 -专利权人：康佳集团股份有限公司
申请日： 2019-12-23 - 公布日： 2020-04-17 - 主分类号： H03L7/06 文献下载
摘要：本申请涉及一种复用处理电路、晶振复用电路以及电视机，所述复用处理电路包括：射极跟随器电路，与晶振时钟电路连接，用于增强晶振时钟电路的驱动能力；谐振电路，与所述射极跟随器电路连接，用于滤除晶振工作频率外的杂波信号对所述第二芯片的干扰；高频滤波器，与所述谐振电路连接，用于滤除甚高频和超高频的杂波信号；信号匹配模块，与所述高频滤波器连接，用于使时钟信号满足所述第二芯片的要求。通过本申请中的复用处理电路，在不需要芯片具备专门的晶振处理输出功能的情况下，可用单颗晶振的时钟电路同时为多个芯片提供时钟参考信号，降低了电路的成本，同时避免受限于芯片的功能及芯片的供应商，适用范围广。
一种用处电路晶振复用电以及电视机

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条