“时钟板卡”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果145955个，建议您升级VIP下载更多相关专利

[发明专利]一种数字IO及仿真时钟生成模件测试工具及测试方法-CN202211351415.4在审
发明人：范文博;张新民;骆斐;胡刚;田海涛;杨国有;李冰;穆乐;徐天运;高叶叶 -专利权人：北京航天自动控制研究所
申请日： 2022-10-31 - 公布日： 2023-03-07 - 主分类号： G06F11/22 文献下载
摘要：本申请公开了一种数字IO及仿真时钟生成模件测试工具及测试方法，涉及仿真测试领域，包括测试主机和转接电缆；转接电缆用于连接待测板卡的对外接口；待测板卡插于测试主机CPCI总线扩展独享中断槽位；测试主机运行测试程序，测试程序通过对待测板卡板载可编程逻辑器件寄存器读写操作实现对待测接口的状态控制及查询，查询结果经程序判断显示于测试主机界面。能够对仿真测试平台中数字IO及仿真时钟生成模件的不同接口进行功能、性能正确性测试验证，测试效率高。
一种数字 io 仿真时钟生成模件测试工具方法

[发明专利]一种时钟控制方法、装置、设备及存储介质-CN202010711709.8有效
发明人：张晶威;刘铁军;刘丹 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2020-07-22 - 公布日： 2022-05-24 - 主分类号： G06F13/40 文献下载
摘要：本申请公开了一种时钟控制方法、装置、设备及存储介质。本方法相对实现了对于服务器主板以及PCIe扩展板卡之间双向数据通信的时序优化，并且也能够避免出现在服务器主板以及PCIe扩展板卡之间任意一个数据通信方向中，发起端在某一高电平时刻传输的数据在下一高电平时刻未到达接收端的情况，进而确保了服务器主板与PCIe扩展板卡之间通信的可靠性。此外，本申请还提供一种时钟控制装置、设备及存储介质，有益效果同上所述。
一种时钟控制方法装置设备存储介质

[实用新型]一种三通道高速采集板卡-CN201921713980.4有效
发明人：肖红;晋中明 -专利权人：四川赛狄信息技术股份公司
申请日： 2019-10-12 - 公布日： 2020-04-03 - 主分类号： G05B19/042 文献下载
摘要：本实用新型公开了一种三通道高速采集板卡，包括ADC模块、时钟模块、FPGA处理器、存储模块、SFP光模块和电源模块，其中：ADC模块用于采集模拟信号，并转化为数字信号传输至FPGA处理器，FPGA处理器用于按设定的逻辑对接收的数字信号进行处理，并传输至SFP光模块，SFP光模块将电信号转化为光信号传出，时钟模块将内部时钟信号与外部时钟信号进行处理后将对应的时钟信号分别传输至ADC模块和FPGA处理器，存储模块用于存储FPGA处理器的处理数据，电源模块用于向ADC模块、时钟模块、FPGA处理器、存储模块提供工作电源。其应用时，支持三路模拟信号的输入，并有效提高对模拟信号的采集处理效率，同时可以提高采集板卡整体处理同步性、有效降低延迟。
一种通道高速采集板卡

[发明专利]一种串行总线信号调试方法、系统、终端及存储介质-CN202011266019.2在审
发明人：刘慧 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-11-13 - 公布日： 2021-03-16 - 主分类号： G06F11/22 文献下载
摘要：本发明提供一种串行总线信号调试方法、系统、终端及存储介质，包括：通过电压采集装置定期采集所述串行总线的时钟信号电压；按采集时间先后顺序为采集的所有电压排序，生成电压时间序列；从所述电压时间序列提取电压波动规律，并判断所述波动规律是否符合时钟信号电压的标准周期变化规律：若是，则判定所述时钟信号电压无需调试；若否，则根据所述电压波动规律与所述标准周期变化规律的偏差参数调节所述时钟信号的可调电阻的电阻值。本发明能够实现信号质量调节的自动化，提高调试效率，节省人力与时间，调试过程中无需对器件进行拆焊，可以减少人为因素对板卡的损伤，增加板卡稳定性，且调试过程具有可回溯性。
一种串行总线信号调试方法系统终端存储介质

[发明专利]一种量子测控输出同步方法-CN202111504827.2有效
发明人：胡广建;李清石;刘强 -专利权人：山东浪潮科学研究院有限公司
申请日： 2021-12-10 - 公布日： 2023-06-02 - 主分类号： H04J3/06 文献下载
摘要：一种量子测控输出同步方法，包括以下步骤：（1）触发信号脉冲化：基准时钟CLK作为算法模块的采样时钟，触发信号PXI_STAR经过算法模块采样处理后变为τ(t)信号输出，其中τ(t)是某个时刻t的脉冲信号；（2）根据PXIe协议规范，每个槽位中均有来自背板的10M和100M的同步时钟，该同步时钟到每个板卡均有FPGA内部PLL锁相，用来作为PXI_STRA信号延时同步的基准用来作为衡量PXI_STRA延时大小，对τ(t)信号做相应的延时操作；（3）根据步骤（2）确定最大误差时间对板卡做延时调试，调整完毕，固化参数。
一种量子测控输出同步方法

[发明专利]一种NCSI时序调节方法和装置-CN202210227326.2在审
发明人：刘青;唐晓东;况天宝;蔡卫卫;高传集 -专利权人：浪潮云信息技术股份公司
申请日： 2022-03-08 - 公布日： 2022-06-10 - 主分类号： G06F13/38 文献下载
摘要：包括以下步骤：分别将多个NCSI连接器用于不同配置情况下的NCSI连接，例如：NCSI连接器1、NCSI连接器2、NCSI连接器3、NCSI连接器4、NCSI连接器5用于不同配置情况下的NCSI连接；将时钟连接器1与50MHz时钟通过PCB走线连接，时钟连接器2与BMC的时钟线通过PCB走线连接；将A连接器与时钟连接器1匹配的公头配合连接；B连接器与时钟连接器2匹配的公头配合连接。本发明提出的NCSI的时序调节方法和装置根据需要，合理调节时钟源到BMC的线缆长度，从而满足了不同配置情况下NCSI的时序要求、解决了传统设计中NCSI时钟长度在主板固定后，NCSI时序不满足的问题；并且只需一块板卡，即可满足多种配置需要，不需重新反复设计主板，从而大大节省了成本，提高了板卡易用性和灵活性。
一种 ncsi 时序调节方法装置

[实用新型]一种快速匹配FPGA板卡的装置-CN202021892718.3有效
发明人：王帅;姜凯;赵鑫鑫;王子彤 -专利权人：济南浪潮高新科技投资发展有限公司
申请日： 2020-09-03 - 公布日： 2021-03-30 - 主分类号： G06F30/34 文献下载
摘要：一种快速匹配FPGA板卡的装置，上位机通过时钟模块控制各个FPGA板卡，FPGA板卡上的频率动态重配置模块、预加重动态重配置模块、误码率统计与回传模块将通信信息发送到FPGA可编程逻辑器中后，FPGA可编程逻辑器通过MOLEX连接器进行光电转换后发送到另一个FPGA板卡。实现多FPGA板卡间可以最好啊有效通信速率的快速匹配，节省开发与调试周期，方法简单通用性高。
一种快速匹配 fpga 板卡装置

[发明专利]一种外接板卡在位检测方法、装置、设备及介质-CN202310300708.8在审
发明人：王俊祥 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-03-24 - 公布日： 2023-05-09 - 主分类号： G06F11/22 文献下载
摘要：本发明涉及板卡检测领域，尤其涉及一种外接板卡在位检测方法、装置、设备及介质。所述方法包括：将主板上第一控制器与外接板卡上第二控制器的串行数据引脚、串行时钟引脚对应连接，并利用上拉电阻将串行数据引脚和串行时钟引脚均拉高；将第一控制器和第二控制器均设置为检测模式并利用第二控制器将一个作为第一目标引脚拉低；响应于第一控制器检测到第一目标引脚被拉低，则利用第一控制器将另一个作为第二目标引脚拉低；响应于第二控制器检测到第二目标引脚被拉低，则分别将串行数据引脚和串行时钟引脚恢复至高电平，并将第一控制器和第二控制器均设置为本发明的方案复用I2C引脚完成外接板卡的在位检测，从而节省引脚、降低成本。
一种外接板卡在位检测方法装置设备介质

[发明专利]多板卡分布式时钟同步方法、装置、测试系统及存储介质-CN202310478107.6在审
发明人：郑建堂;李勇德;朱振东;崔京军;袁德华 -专利权人：卡奥斯创智物联科技有限公司
申请日： 2023-04-27 - 公布日： 2023-08-11 - 主分类号： G06F1/12 文献下载
摘要：多板卡分布式时钟同步方法，应用于测试系统，其包括：搭载有主控制部和定时器的多个测试板卡，主控制部具有第一和第二端口；通过并行设置的多个时钟信号支路分别与多个第一、第二端口连接的系统总线；方法包括设定同步对时周期；按照设定同步对时周期设置时钟变量；生成第一定时器中断请求且满足设定时长的条件下通过第一端口输出第二有效电平信号；判定第二端口是否通过时钟信号支路接收到通过系统总线转发的第二定时器中断请求；在第二端口接收到第二定时器中断请求时，主控制部配置通过第一端口输出第一有效电平信号，并同时更新主控制部中的时钟变量。本发明可保持长期时钟准确度稳定平衡。
板卡分布式时钟同步方法装置测试系统存储介质

[发明专利]基于PCI9054的多总线通信板卡电路及控制方法-CN201710899682.8在审
发明人：郑永龙;周勇军;姚旭成;彭虎;张子明 -专利权人：国营芜湖机械厂
申请日： 2017-09-28 - 公布日： 2018-03-16 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及基于PCI9054的多总线通信板卡电路及控制方法，包括主芯片、电源电路、JTAG电路、配置电路、复位电路、时钟电路、EEPROM电路、PCI接口电路、接口，主芯片与电源电路、JTAG电路、配置电路、复位电路、时钟电路相连，EEPROM电路为PCI芯片提供配置信息，配置电路为主芯片FPGA芯片提供配置信息，板卡和上位机使用DMA传输命令帧和数据帧，通过FPGA对命令帧的解析决定传输方向和选定传输RS232本发明提供了一种PCI总线+1路RS232总线+3路RS422总线的多总线板卡解决方案，可实现PCI总线与RS232总线、RS422总线之间的相互通信，而且具有集成度高、总线通信方式可选、降低了板卡设计成本等优点
基于 pci9054 总线通信板卡电路控制方法

[发明专利]一种适用于多种机箱插槽的FPGA总线板卡-CN202211276756.X在审
发明人：李刚 -专利权人：成都长波仪器有限公司
申请日： 2022-10-19 - 公布日： 2022-12-23 - 主分类号： G06F13/40 文献下载
摘要：本发明公开了一种适用于多种机箱插槽的FPGA总线板卡，包括PCB板，PCB板上设有FPGA芯片、电平转换芯片、CPCI总线、PXI总线、PXIe总线和信号连接区；FPGA芯片包括处理模块及均与处理模块连接的同步时钟控制模块、触发控制逻辑模块、PCIe核和PCI核，信号连接区包括同步时钟信号连接区、触发信号连接区、PCIe总线信号连接区和PCI总线信号连接区；该总线板卡同时集成了CPCI总线、PXI总线和PXIe总线，并设计了适用于多种不同连接器的连接区，能够根据不同的机箱插槽压接对应的连接器以实现同一总线板卡适宜于不同插槽的插接，从而解决了现有总线板卡所存在的重复设计及资源浪费的技术问题。
一种适用于多种机箱插槽 fpga 总线板卡

[发明专利]利用激光实现PET精确时间测量的装置、系统和方法-CN202211413683.4在审
发明人：魏龙;潘维燕;王英杰;李道武;章志明;黄先超;朱美玲;韩笑柔;王天翊;王冕;周魏 -专利权人：济南中科核技术研究院;中国科学院高能物理研究所
申请日： 2022-11-11 - 公布日： 2023-03-31 - 主分类号： G01T1/29 文献下载
摘要：本发明所述利用激光实现PET精确时间测量的装置，包括PET探测器模块、PET数字电子学板卡、激光器；所述PET探测器模块，用于探测待检测目标发出的伽马光子并将产生的探测信号发送至PET数字电子学板卡；所述PET数字电子学板卡设置一光电器件，用于接收光脉冲信号并转化成时钟参考信号；所述激光器，用于产生光脉冲信号并发送给光电器件；所述PET数字电子学板卡，用于根据时钟参考信号对接收的探测信号进行数字化处理并测量时间
利用激光实现 pet 精确时间测量装置系统方法

[实用新型]彩色液晶触摸屏-CN201420105378.3有效
发明人：苏桂武;谷超;宋玉娥 -专利权人：上海品致测控技术有限公司
申请日： 2014-03-10 - 公布日： 2014-08-13 - 主分类号： G06F3/041 文献下载
摘要：本实用新型公开了一种彩色液晶触摸屏，其包括上盖板、上下盖板卡扣凹槽、液晶触摸屏模块、实时时钟电池、SD卡、控制器连接排线、驱动板连接插座、具有CPU的电路板、存储器、下盖板、上下盖板卡扣凸键、上盖板螺丝槽，上盖板和下盖板之间通过上下盖板卡扣凹槽和上下盖板卡扣凸键紧扣，液晶触摸屏模块与上盖板螺丝槽固定，实时时钟电池、SD卡、控制器连接排线都安装在液晶触摸屏模块上，驱动板连接插座安装在具有CPU的电路板上，
彩色液晶触摸屏

[实用新型]一种L频段卫星信号处理集成板卡及便携式L频段卫星信号处理设备-CN202020818818.5有效
发明人：吴晓霞;陈立权;张斯红;王韬 -专利权人：上海瀛联信息科技股份有限公司
申请日： 2020-05-15 - 公布日： 2020-11-20 - 主分类号： H04B7/185 文献下载
摘要：本实用新型提供了一种L频段卫星信号处理集成板卡及便携式L频段卫星信号处理设备，所述板卡包括：天线、电源单元、时钟单元、双路ADC单元和信号处理单元；所述电源单元，用于为板卡上的各单元输出工作电压，还用于给天线供电；所述时钟单元，用于为双路ADC单元和信号处理单元提供统一的授时信号；所述双路ADC单元，用于一路采集L频段卫星下行模拟信号，转换为数字信号后发送至信号处理单元；另一路采集L频段地面站上行模拟，转换为数字信号后发送至信号处理单元本实用新型的L频段卫星信号处理集成板卡，结构合理；具有高度的灵活性和开放性。
一种频段卫星信号处理集成板卡便携式设备

[发明专利]一种集中式紧耦合实时仿真系统-CN202211200640.8在审
发明人：郭海平;郭琦;卢远宏;郭天宇;黄立滨;李书勇;胡云;苏明章 -专利权人：南方电网科学研究院有限责任公司
申请日： 2022-09-29 - 公布日： 2022-12-23 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种集中式紧耦合实时仿真系统，每块计算板卡集成至少两块CPU芯片和至少两块FPGA芯片，计算板卡之间两两通过背板总线互联，其中，至少一块FPGA芯片用于处理实时仿真计算任务，其余的FPGA芯片可根据实际使用情况负责实时仿真计算任务或非实时仿真计算任务，同时每个计算板卡均通过时钟模块与全局时钟模块实现时钟同步，保证了整个仿真系统时间上完全一致，创新性地提出了集中式耦合的实时仿真系统架构，能够适用于大规模电力系统的实时仿真计算场景，解决了现有的电力系统实时仿真器采用单块
一种集中耦合实时仿真系统

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条