|
|
钻瓜专利网为您找到相关结果 6975288个，建议您 升级VIP下载更多相关专利
- [发明专利]用于控制频率同步的方法和装置-CN201210083505.X有效
-
肯尼斯·哈恩;米科·劳莱宁
-
特拉博斯股份有限公司
-
2012-03-27
-
2012-10-17
-
H04L7/00
- 本发明涉及用于控制频率同步的方法和装置。一种用于控制频率同步的装置包括处理器(101)，用于控制相位控制时钟信号以实现相位控制时钟信号与基准时钟信号之间的锁相，以及用于控制频率控制时钟信号以实现频率控制时钟信号与基准时钟信号之间的锁频。此外该处理器被配置为监测频率控制时钟信号与相位控制时钟信号之间的偏差，检测引起频率控制时钟信号的频率漂移的境况变化(诸如温度变化)，以及当监测的偏差和检测的境况变化都显示证实了频率控制时钟信号的频率漂移的相关性时，通过或基于相位控制时钟信号替换或校正频率控制时钟信号。因此，相位控制时钟信号连同关于境况的可能变化的信息一起用于提高频率控制时钟信号的质量。
- 用于控制频率同步方法装置
- [发明专利]数字锁相环电路-CN202111589977.8在审
-
刘拓夫;李萌
-
昂宝电子（上海）有限公司
-
2021-12-23
-
2022-04-12
-
H03L7/10
- 提供了一种数字锁相环电路，包括：同步控制模块，被配置为基于基础时钟信号和输入周期信号，产生表征输入周期信号相对于基础时钟信号的周期性变化的输入表征信号；计数控制模块，被配置为基于基础时钟信号和输入表征信号，产生表征输入表征信号的周期与基础时钟信号的周期之间的倍数关系的时钟计数结果；运算控制模块，被配置为基于输出时钟信号的频率与输入周期信号的频率之间的预设倍频系数产生基础时钟控制变量，并基于时钟计数结果产生输出时钟控制变量；以及输出控制模块，被配置为基于基础时钟控制变量和输出时钟控制变量产生输出控制信号，并基于输出控制信号和基础时钟信号产生输出时钟信号。
- 数字锁相环电路
- [发明专利]接收系统与其自动偏差调整方法-CN200810095440.4有效
-
黄志豪
-
奇景光电股份有限公司
-
2008-04-23
-
2009-04-15
-
H04L7/033
- 该接收系统包括控制单元、PLL单元、相位选择单元、DLL单元、取样时钟单元与数据锁存单元。控制单元输出一控制信号与一选择信号。PLL单元依据初始时钟信号产生数个PLL时钟信号。相位选择单元依据选择信号选择PLL时钟信号之一，作为基础信号。DLL单元依据基础时钟信号产生数个DLL时钟信号。取样时钟单元依据DLL时钟信号产生数个左时钟信号与右时钟信号。数据锁存单元依据左时钟信号、DLL时钟信号与右时钟信号取样数个位数据，产生数个左数据、中央数据与右数据，并将其反馈至控制单元。控制单元再据以输出控制信号与选择信号，以调整左时钟信号、DLL时钟信号与右时钟信号，或重新选择基础时钟信号，供取样下N个位数据时之用。
- 接收系统与其自动偏差调整方法
- [发明专利]时序驱动电路、方法及显示设备-CN202310261008.2在审
-
傅晓立;侯亚荣;王德闯
-
深圳创维-RGB电子有限公司
-
2023-03-10
-
2023-07-04
-
G09G3/36
- 本申请涉及一种时序驱动电路、方法及显示设备，时序驱动电路包括：主控模块，用于输出第一时钟控制信号、第二时钟控制信号以及第一扫描起始信号和第二扫描起始信号；开关模块，用于在第一扫描起始信号的控制下将第一时钟控制信号和第二时钟控制信号传输给第一时钟信号输出模块，在第二扫描起始信号的控制下将第一时钟控制信号和第二时钟控制信号传输给第二时钟信号输出模块；第一时钟信号输出模块，用于依据第一时钟控制信号和第二时钟控制信号输出第一扫描起始信号对应的第一时钟信号组；第二时钟信号输出模块，用于依据第一时钟控制信号和第二时钟控制信号输出第二扫描起始信号对应的第二时钟信号组，实现了时钟控制信号的复用，节省了SOC的TCON口。
- 时序驱动电路方法显示设备
- [发明专利]一种时钟产生电路-CN201980102513.4在审
-
刘铛;闵卿
-
华为技术有限公司
-
2019-11-29
-
2022-07-08
-
H03K3/00
- 一种时钟产生电路，包括多相位时钟产生电路、FM、PD和控制电路，其中：多相位时钟产生电路用于根据第一控制信号和参考时钟信号生成多相位时钟信号，FM用于对多相位时钟信号倍频生成输出时钟信号，PD用于根据输出时钟信号的相位生成相位误差信号，控制电路用于根据相位误差信号生成第一控制信号。由于相位误差信号与输出时钟信号相关联，故相位误差信号包含FM在合成输出时钟信号的过程中，对输出时钟信号所造成的影响，控制电路基于该相位误差信号生成的第一控制信号，可调整多相位时钟产生电路生成多相位时钟信号的过程，进而改变FM的输入，以校正FM对输出时钟信号的影响，减少输出时钟信号的频谱中的毛刺成分，使得输出时钟信号满足需求。
- 一种时钟产生电路
- [发明专利]时钟分频器-CN201810191560.8有效
-
王海军;张辉;李丹;富浩宇;高远
-
上海贝岭股份有限公司
-
2018-03-08
-
2021-06-11
-
H03K23/44
- 本发明公开了一种时钟分频器，所述时钟分频器包括控制信号产生模块和分频信号产生模块；控制信号产生模块用于接收输入时钟信号和分频参数，并根据分频参数生成与输入时钟信号对应的控制信号，然后将控制信号发送至所述分频信号产生模块；分频信号产生模块用于接收输入时钟信号，并根据接收的控制信号生成与所述输入时钟信号对应的采样时钟信号；采样时钟信号对应的时钟周期的起始时钟沿跟随所述输入时钟信号对应的时钟周期的起始时钟沿同步变化。本发明保证分频产生的采样时钟信号在用作采样时钟时其对应的采样沿依然具有较好的时钟抖动性能，极大削弱采样时钟沿的时钟抖动性能对模数转换器采样高中频信号时的动态性能的制约。
- 时钟分频器
- [发明专利]扩频时钟信号发生器-CN200810130591.9有效
-
詹前煜;洪绍评;施俊任
-
瑞鼎科技股份有限公司
-
2008-07-14
-
2010-01-20
-
H03K5/156
- 本发明提出了一种扩频时钟信号发生器，用于将输入时钟信号扩频成输出时钟信号。该扩频时钟信号发生器包括：时钟信号延迟链，使得输入时钟信号延迟以产生延迟时钟信号群，该延迟时钟信号群中具有多个延迟时钟信号；调制控制器，输出计数器时钟信号控制信号；时钟信号选择电路，从延迟时钟信号群选择出调制时钟信号群，该调制时钟信号群具有多个调制时钟信号；可编程计数器，用以根据计数器时钟信号而产生计数值；以及时钟信号输出单元，根据该计数值而将这些调制时钟信号组合成输出时钟信号，进一步根据该计数器时钟信号控制信号而产生计数器时钟信号至可编程计数器
- 时钟信号发生器
|
