“时钟信号输入端”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11233246个，建议您升级VIP下载更多相关专利

[发明专利]光子晶体全光多步延迟自与变换逻辑门-CN201410796539.2有效
发明人：欧阳征标;余铨强 -专利权人：欧阳征标;深圳大学
申请日： 2014-12-19 - 公布日： 2015-04-01 - 主分类号： G02F3/00 文献下载
摘要：本发明公开了一种光子晶体全光多步延迟自与变换逻辑门，它由一个光子晶体结构单元、一个光开关单元、一个存储器或延迟器、一个吸波负载、一个非逻辑门和一个D触发器单元组成；逻辑信号X与存储器输入端和光开关单元的逻辑信号输入端连接；存储器输出端与光开关单元的延迟信号输入端连接；光开关单元的两个中间信号输出端与光子晶体结构单元的中间信号输入端和吸波负载连接；时钟控制信号CP与非逻辑门输入端、光子晶体结构单元的时钟信号输入端和光开关单元的时钟信号CP输入端连接；非逻辑门输出端与触发器单元的时钟信号输入端连接；光子晶体结构单元的信号输出端与触发器单元的D信号输入端连接；本发明易与其它光学逻辑元件集成。
光子晶体全光多步延迟变换逻辑

[发明专利]V35接口与时分复用接口的时钟信号转换电路-CN03121350.2无效
发明人：李庆东 -专利权人：华为技术有限公司
申请日： 2003-03-26 - 公布日： 2004-09-29 - 主分类号： H04L29/02 文献下载
摘要：一种V35接口与时分复用接口的时钟信号转换电路，包括分频锁相环、V35时钟选择模块、分频单元和倍频锁相环，分频锁相环将来自本端设备的时钟源锁相分频所获得的V35接口工作时钟信号输入至V35时钟选择模块，来自对端设备提供的V35接口工作时钟信号输入至V35时钟选择模块，所述V35时钟选择模块的输出信号送至分频单元，分频输出的第一分频信号送至倍频锁相环，将该第一分频信号倍频锁相后输出时分复用接口工作时钟信号，分频单元输出的第二分频信号为时分复用接口同步定位时钟信号。本端设备可使用本端设备时钟源提供的时钟和对端设备时钟源提供的时钟。
v35 接口时分时钟信号转换电路

[实用新型]打印耗材芯片和打印耗材-CN202122305000.0有效
发明人：不公告发明人 -专利权人：杭州旗捷科技有限公司
申请日： 2021-09-23 - 公布日： 2022-05-10 - 主分类号： B41J29/393 文献下载
摘要：本申请涉及一种打印耗材芯片和打印耗材，其中，打印耗材芯片包括：通信接口、信号反馈模块、时钟管理模块和负载调制模块，通信接口与信号反馈模块的输入端连接，信号反馈模块的输出端与时钟管理模块的输入端、负载调制模块的输入端连接，负载调制模块的输出端与通信接口连接，时钟管理模块的输出端与信号反馈模块的时钟端、负载调制模块的时钟端连接。
打印耗材芯片

[发明专利]一种时钟相位控制电路和芯片-CN202210506217.4有效
发明人：何永松;余金金;吴丽丽;顾东华 -专利权人：上海燧原科技有限公司
申请日： 2022-05-11 - 公布日： 2022-09-27 - 主分类号： H03K5/15 文献下载
摘要：本发明实施例公开了一种时钟相位控制电路和芯片。时钟相位控制电路包括时钟分发模块和相位调节模块；时钟分发模块中的等距分发单元用于将时钟接收端接收的时钟信号分发为分别从各个时钟发送端对应发送的多路分支时钟信号，并用于控制时钟接收端与各个时钟发送端之间的信号传输线的长度相同；抗干扰单元用于吸收分布于信号传输线的外表面的干扰信号；相位调节模块中的延迟单元用于控制对应的调相输入端输入的分支时钟信号的相位发生相应的延迟；本发明实施例以此基于原提供的一路时钟信号生成了相位高精度交错的多路分支时钟信号
一种时钟相位控制电路芯片

[发明专利]集成电路、其操作方法和包括其的显示系统-CN202111499272.7在审
发明人：金保成;宋炳雨 -专利权人： LX半导体科技有限公司
申请日： 2021-12-09 - 公布日： 2022-06-14 - 主分类号： G09G3/3208 文献下载
摘要：提供了一种能够门控时钟信号以降低垂直前沿间隔期间的功耗的集成电路，其包括：控制信号发生器，其被配置为根据数据使能信号从高电平变为低电平时的定时将门控控制信号从低电平变为高电平，并在从水平同步信号的上升沿起的预定水平后沿间隔之后将门控控制信号从高电平变为低电平；以及时钟门控电路，其被配置为当高电平的门控控制信号输入到控制端时，停止通过第一输入端输入的第一时钟信号的翻转以通过第一输出端输出保持处于低电平的第二时钟信号，并当低电平的门控控制信号输入到控制端时，恢复第一时钟信号的翻转以通过第一输出端输出在高电平和低电平之间翻转的第二时钟信号
集成电路操作方法包括显示系统

[实用新型]基于阶跃恢复二极管的雷达时钟倍频器-CN201620500049.8有效
发明人：舒伟 -专利权人：成都远望科技有限责任公司
申请日： 2016-05-25 - 公布日： 2016-12-07 - 主分类号： H03L7/24 文献下载
摘要：本实用新型公开了一种基于阶跃恢复二极管的雷达时钟倍频器，包括偏置电路、阶跃管脉冲发生器、放大电路和带通滤波电路，所述偏置电路的信号输入端作为整个雷达时钟倍频器的信号输入端，所述偏置电路的信号输出端与所述阶跃管脉冲发生器的信号输入端连接，所述阶跃管脉冲发生器的信号输出端与所述放大电路的信号输入端连接，所述放大电路的信号输出端与所述带通滤波电路的信号输入端连接，所述带通滤波电路的信号输出端作为整个雷达时钟倍频器的信号输出端。本实用新型提高了时钟信号质量，提高了雷达数字接收机信号处理性能，降低了硬件成本，增强了系统稳定性与抗干扰性能，降低系统调试难度。
基于阶跃恢复二极管雷达时钟倍频器

[实用新型]半导体结构-CN202123240851.8有效
发明人：林家弘;陈信助;邱志杰 -专利权人：英属维京群岛商烁星有限公司
申请日： 2021-12-22 - 公布日： 2022-05-13 - 主分类号： G06F30/392 文献下载
摘要：半导体结构包括半导体基板及宏单元，该宏单元包括时钟输入端、第一及第二D型正反器标准单元。时钟输入端接收时钟信号。第一D型正反器标准单元具有耦接于时钟输入端的时钟信号端、数据输入端及数据输出端。第二D型正反器标准单元具有耦接于时钟输入端的时钟信号端、数据输入端及数据输出端。第一及第二D型正反器标准单元的版图形状都是具有两长边及两短边的矩形。
半导体结构

[其他]单块数字集成电路-CN86101674无效
发明人：阿诺德·尤兰霍夫 -专利权人：德国ITT工业有限公司
申请日： 1986-03-15 - 公布日： 1987-02-25 - 主分类号： H01L27/02 文献下载
摘要：用时钟系统F对多位数据信号a、b的处理用了串行数据处理电路PC，其时钟信号f来自共集成的奇数n环连接的反相电路。还提供对信号f的计数器Z，专用计数读出端(序数M与PC的输出C数位m一致)连接于时钟振荡器t0停振输入端SP和PC的时钟输入端et。系统时钟信号F加到Z的复位输入端rs和PC的同步输入端ey由选择数n定出的f必须遵循T/m≥t≥v。T是F的周期，t是f的周期，V是处理信号一位所需时间。
数字集成电路

[发明专利]一种电路和电子装置-CN201410407383.4有效
发明人：张静;方伟;潘劲东 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-08-18 - 公布日： 2018-04-13 - 主分类号： H03K3/02 文献下载
摘要：该电路包括时钟控制单元、第一触发器和第二触发器，其中，所述时钟控制单元的第一输出端与所述第一触发器的时钟输入端相连，所述时钟控制单元的第二输出端与所述第二触发器的时钟输入端相连，所述第一触发器的输出端与所述第二触发器的数据输入端相连；所述时钟控制单元用于将从其第一输入端输入的第一时钟输入信号和从其第二输入端输入的第二时钟输入信号按先后顺序分别输入到所述第一触发器的时钟输入端和所述第二触发器的时钟输入端。该电路由于包括时钟控制单元，因此不会出现建立时间和保持时间不满足的情况，不会产生亚稳态的问题。本发明的电子装置包括该电路，同样具有上述优点。
一种电路电子装置

[发明专利]一种GOA单元及其驱动方法、GOA驱动电路、显示装置-CN201710203914.1有效
发明人：熊欣;熊雄;梁恒镇;刘荣铖 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-03-30 - 公布日： 2019-11-08 - 主分类号： G09G3/36 文献下载
摘要：本公开提供了一种GOA单元，包括：前端GOA单元，连接信号输入端、复位信号端、第一电源电压端、第二电源电压端、第三电源电压端、时钟信号端以及前端输出端，被配置以在信号输入端的输入信号处于有效输入电平时，将时钟信号端的时钟信号输出到前端输出端；以及修复电路，连接前端输出端、帧起始信号、第一电源电压端以及GOA单元的输出端，被配置以在帧起始信号处于有效输入电平时，将前端输出端的一个脉冲输出到GOA单元的输出端；以及在帧起始信号处于非有效输入电平时，使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。
输出端电源电压端帧起始信号有效输入时钟信号输出复位信号端时钟信号端无输出状态连接信号脉冲输出驱动电路时钟信号显示装置信号输入修复电路输出输入端配置驱动

[发明专利]一种高效时钟输入控制电路-CN201410803497.0有效
发明人：翁宇飞;李力南;胡玉青 -专利权人：苏州宽温电子科技有限公司
申请日： 2014-12-23 - 公布日： 2015-04-01 - 主分类号： H03K5/13 文献下载
摘要：本发明是一种高效时钟输入控制电路，包括外部时钟信号端CLK，外部时钟信号端CLK通过PATH1通道和PATH2通道分别连接控制两个串联的NMOS管MN2和NMOS管MN1的栅极，所述PATH2通道为外部时钟信号端CLK直接连接到NMOS管MN1的栅极，其中在所述PATH1通道中设置有内部时钟ACT信号反馈回路，并产生CKII和CLK信号一起控制NMOS管MN1和NMOS管MN2，所述ACT信号反馈回路主要包括三输入与非门NAND和两输入或非门NOR。采用本发明技术方案，在不同输入时钟情况下，特别是时钟上升/下降时间较大时，都能产生可靠的存储器内部控制时钟，并且效率高，电路可靠性高。
一种高效时钟输入控制电路

[发明专利]时钟控制电路及其控制方法、显示面板及测试装置-CN201910169366.4有效
发明人：李永谦 -专利权人：京东方科技集团股份有限公司
申请日： 2019-03-06 - 公布日： 2020-11-10 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种时钟控制电路及其控制方法、显示面板及测试装置，时钟控制电路包括：M个控制模块，每个控制模块用于根据N个控制端输入的开通控制信号分别对第一控制支路至第N控制支路进行控制，以将对应的信号输入端输入的时钟输入信号依次输出至该控制模块的第一输出端至第N输出端；下拉模块，下拉模块用于根据N个控制端输入的关断控制信号分别对第一下拉支路至第N下拉支路进行控制，以将下拉模块的第一输出端至第N输出端下拉至第一电源的电压。由此，可使用较少时钟信号通道数量达到较多时钟信号通道数量的作用，进而可减少驱动面板的时钟信号通道数量。另外，在测试阶段还可减小测试设备的投资，有效降低成本，优化外围布局的面积。
时钟控制电路及其控制方法显示面板测试装置

[发明专利]半导体装置-CN200610131783.2无效
发明人：松岛诚 -专利权人：株式会社理光
申请日： 2006-10-12 - 公布日： 2007-05-02 - 主分类号： H03K5/00 文献下载
摘要：提供一种在内部生成的第1时钟信号CLK1的驱动下进行低速运作时，从外部输入的高速运作用的时钟信号CLK驱动的电路部分的电力消费就会减低的半导体装置。其中，在NAND电路6选择信号SEL为高水平时，输入的时钟信号CLK的信号水平发生翻转，并且被输出到分频电路2中。分频电路2用规定的分频比将输入的信号加以分频，生成第2时钟信号CLK2，并且输入选择电路4的输入端IN1。另外，NAND电路6在选择信号SEL为低水平时，其输出端停留在高水平，分频电路2就使第2时钟信号CLK2的输出停止。
半导体装置

[实用新型]支持实现提高仪表参考时钟同步成功率的装置-CN201920018791.9有效
发明人：黄崇维;纪双星 -专利权人：南京迅测科技有限公司;上海创远仪器技术股份有限公司
申请日： 2019-01-07 - 公布日： 2019-07-23 - 主分类号： H03K5/125 文献下载
摘要：本实用新型涉及一种支持实现通过10MHz正弦波波形整形提高仪表参考时钟同步成功率的装置，包括过零比较器，用于将同步时钟信号整形成方波；输入时钟信号模块，所述的输入时钟信号模块的输出端与所述的过零比较器的输入端相连接，用于对过零比较器输入时钟信号；地平面电位模块，所述的地平面电位模块的输出端与所述的过零比较器的输入端相连接，用于提供地平面的电位。采用了该支持实现通过10MHz正弦波波形整形提高仪表参考时钟同步成功率的装置，当以10MHz正弦波时钟信号作为同步信号时，使用本实用新型的技术方案可有效提高仪表参考时钟同步成功率。
参考时钟电位成功率过零比较器输入时钟仪表地平面正弦波本实用新型波形整形信号模块输出端同步时钟信号零比较器时钟信号同步信号整形

[发明专利]一种脉冲产生电路-CN202211490047.1在审
发明人：陈建如;黄文钰;林建炜;李宏俊 -专利权人：珠海凌烟阁芯片科技有限公司
申请日： 2022-11-25 - 公布日： 2023-02-24 - 主分类号： H03K3/017 文献下载
摘要：本发明实施例提供一种脉冲产生电路，包括：逻辑处理电路、NAND闸电路和反向延迟电路；逻辑处理电路的至少一个输入端接收时钟信号CLK，至少另一个输入端接收反向延迟电路反馈的时钟信号CLKO，输出端连接NAND闸电路的一个输入端；NAND闸电路的一个输入端接收时钟信号CLK，另一个输入端与逻辑处理电路的输出端连接，NAND闸电路的输出端与反向延迟电路的输入端连接；反向延迟电路的输入端与NAND闸电路的输出端连接，至少一个输出端与逻辑处理电路的至少一个输入端连接。本发明实施例通过将时钟信号CLKO回授到输入端来增加整体电路的延迟时间，实现脉冲宽度增大。
一种脉冲产生电路