“时钟信号端”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10556867个，建议您升级VIP下载更多相关专利

[实用新型]用于串口屏的控制器-CN201721035765.4有效
发明人：葛庆国 -专利权人：广东高云半导体科技股份有限公司
申请日： 2017-08-17 - 公布日： 2018-05-01 - 主分类号： G05B19/042 文献下载
摘要：本实用新型提供了一种用于串口屏的控制器，其包括主控电路、显示控制电路、时钟电路和SDRAM存储器。时钟电路包括第一时钟信号输出端、第二时钟信号输出端和第三时钟信号输出端；第一时钟信号输出端与SDRAM存储器连接，第二时钟信号输出端与主控电路连接，第三时钟信号输出端与显示控制电路连接。主控电路包括图像数据传输端和用于读取图像数据的输出端；主控电路的图像数据传输端与SDRAM存储器连接，主控电路的用于读取图像数据的输出端与显示控制电路的用于读取图像数据的输入端连接，显示控制电路的输出端与所述串口屏连接
用于串口控制器

[发明专利]基于超导异或门生成时钟信号的方法以及时钟发生器-CN202210048631.5在审
发明人：张阔中;黄俊英;张志敏;唐光明 -专利权人：中国科学院计算技术研究所
申请日： 2022-01-17 - 公布日： 2022-04-26 - 主分类号： G06N10/40 文献下载
摘要：提供一种基于超导异或门生成时钟信号的方法，所述超导异或门包括第一输入端、第二输入端、时钟端和输出端，所述方法包括：将触发控制信号输入至所述异或门的第一输入端和时钟端；将所述异或门的输出端的数据传送至所述异或门的时钟端和第二输入端；以及从所述异或门的输出端输出所述时钟信号；其中，所述触发控制信号到达所述异或门的时钟端的时间晚于到达所述异或门的第一输入端的时间，以及所述异或门的输出端的数据到达所述异或门的时钟端的时间晚于到达所述异或门的第二输入端的时间
基于超导门生时钟信号方法以及时钟发生器

[发明专利]阵列基板及显示面板-CN202011302925.3有效
发明人：王琦 -专利权人：上海和辉光电股份有限公司
申请日： 2020-11-19 - 公布日： 2023-07-25 - 主分类号： G09G3/3225 文献下载
摘要：其中，该阵列基板包括：多个第一移位寄存器、多条第一驱动信号线、多个第一开关单元、至少一个第二开关单元、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，其中，第4k+1个第一移位寄存器的第一时钟信号输入端与第一时钟信号线电连接；第4k+1个第一移位寄存器的第二时钟信号输入端与第二时钟信号线电连接；第4k+3个第一移位寄存器的第一时钟信号输入端与第三时钟信号线电连接；第4k+3个第一移位寄存器的第二时钟信号输入端与第四时钟信号线电连接
阵列显示面板

[发明专利]SRAM的IP地址建立时间的测量电路和方法-CN201610024754.X有效
发明人：钱一骏 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-01-15 - 公布日： 2018-10-26 - 主分类号： G11C29/12 文献下载
摘要：本发明公开了一种SRAM的IP地址建立时间的测量电路，包括相同的第一和二SRAM；第一SRAM的数据和地址输入端都连接地址输入信号，时钟输入端连接第一时钟信号，数据输出端连接到第二SRAM的地址输入端；第二SRAM的数据输入端连接数据输入信号，时钟输入端连接第二时钟信号，数据输出端连接D触发器的D端；D触发器的时钟输入端连接第三时钟信号，Q端输出数据输出信号。利用第一和二时钟信号测量出包括SRAM延时的IP地址建立时间测量值；利用第二和第三时钟信号测量出SRAM延时；最后相减得到IP地址建立时间。本发明还公开了一种SRAM的IP地址建立时间的测量方法。
sram ip 地址建立时间测量电路方法

[发明专利]时钟信号供应电路、芯片测试电路和芯片测试架-CN202211213097.5在审
发明人：孙成思;谢志响;李振华;刘冲 -专利权人：深圳佰维存储科技股份有限公司
申请日： 2022-09-30 - 公布日： 2023-01-24 - 主分类号： G01R31/28 文献下载
摘要：本发明公开一种时钟信号供应电路、芯片测试电路和芯片测试架，其中，时钟信号供应电路包括时钟源单元和多个反相单元，时钟源单元包括信号输出端，反相单元包括输入端和输出端，多个反相单元依次串接在时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。
时钟信号供应电路芯片测试

[实用新型]时钟信号供应电路、芯片测试电路和芯片测试架-CN202222641318.0有效
发明人：孙成思;谢志响;李振华;刘冲 -专利权人：深圳佰维存储科技股份有限公司
申请日： 2022-09-30 - 公布日： 2023-03-10 - 主分类号： G01R31/28 文献下载
摘要：本实用新型公开一种时钟信号供应电路、芯片测试电路和芯片测试架，其中，时钟信号供应电路包括时钟源单元和多个反相单元，时钟源单元包括信号输出端，反相单元包括输入端和输出端，多个反相单元依次串接在时钟源单元的信号输出端，每一个反相单元的输出端均作为一个新的时钟源。
时钟信号供应电路芯片测试

[发明专利]移位寄存单元的驱动方法、栅极驱动电路和显示装置-CN202010552249.9在审
发明人：张永强;徐敬义;丁爱宇;刘雨生;霍培荣;刘弘;刘鹏;李波;韩帅;肖振宏 -专利权人：京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司
申请日： 2020-06-17 - 公布日： 2020-09-11 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种移位寄存单元的驱动方法，移位寄存单元包括：输入子电路、输出子电路、复位子电路、第一下拉子电路和下拉控制子电路；该移位寄存单元的驱动方法包括：在充电阶段，向移位寄存单元的输入端或复位端提供有效电平信号，向第二时钟信号端提供无效电平信号，以对上拉控制节点进行充电，并将第二时钟信号端与下拉节点断开；在输出阶段，向第二时钟信号端提供无效电平信号，向第一时钟信号端提供有效电平信号；在复位阶段，向第二时钟信号端提供有效电平信号，向复位端或移位寄存单元的输入端提供有效电平信号；在降噪阶段，向第二时钟信号端提供无效电平信号，以使第二时钟信号端与下拉节点断开。
移位寄存单元驱动方法栅极电路显示装置

[发明专利]液晶显示器的驱动装置-CN200810213781.7有效
发明人：郑东栓;刘岳修;韩开旭 -专利权人：联咏科技股份有限公司
申请日： 2008-09-04 - 公布日： 2010-03-10 - 主分类号： G09G3/36 文献下载
摘要：一种液晶显示器的驱动装置，用来避免时钟信号上的噪声造成移位寄存器的操作错误。该驱动装置包含有一移位寄存器、一接收端、一噪声消除电路及一控制信号产生电路。该接收端用来接收一第一时钟信号。该噪声消除电路耦接于该接收端，用来消除该第一时钟信号的噪声，并将该第一时钟信号延迟一预设时间，以产生一第二时钟信号。该控制信号产生电路耦接于该接收端及该噪声消除电路，用来根据该第一时钟信号及该第二时钟信号，产生一第一控制信号及一第二控制信号，以控制该移位寄存器。
液晶显示器驱动装置

[发明专利]优化锁相环阻尼系数的系统和方法-CN200610094516.2有效
发明人：詹姆斯·R·隆博格;米尔·S·阿扎姆 -专利权人：威盛电子股份有限公司
申请日： 2006-06-09 - 公布日： 2006-11-22 - 主分类号： H03L7/08 文献下载
摘要：PLL电路提供指示在第一和第二时钟信号之间的误差的环路控制信号，并且生成第三时钟信号，该第三时钟信号的频率为时钟倍频乘以第二时钟信号的频率。振荡器电路具有用于接收环路控制信号的控制输入端、增益控制输入端和提供第三时钟信号的输出端。阻尼控制器具有接收时钟倍频的输入端和提供增益控制信号给振荡器电路的增益控制输入端的输出端。阻尼控制器响应于时钟倍频的改变而调整振荡器电路的增益，以便最小化阻尼系数的变化。
优化锁相环阻尼系数系统方法

[发明专利]移位寄存器及其驱动方法、栅极驱动电路、显示装置-CN201980001302.1在审
发明人：冯雪欢;李永谦 -专利权人：京东方科技集团股份有限公司;合肥京东方卓印科技有限公司
申请日： 2019-08-08 - 公布日： 2021-04-30 - 主分类号： G09G3/20 文献下载
摘要：输出子电路(10)与第一时钟信号端(CLKA)、上拉节点(PU)、以及输出信号端(OUTPUT1)耦接，被配置为在上拉节点(PU)的电位的控制下，将在第一时钟信号端(CLKA)处接收的第一时钟信号(Clka)传输至输出信号端(OUTPUT1)，以对与该输出信号端(OUTPUT1)耦接的栅线进行扫描。级联子电路(20)与第二时钟信号端(CLKD)、上拉节点(PU)、以及级联节点(A)耦接，被配置为在上拉节点(PU)的电位的控制下，将在第二时钟信号端(CLKD)处接收的第二时钟信号(Clkd)传输至级联节点每个附加输出子电路(30)被配置为在级联节点(A)的电位的控制下，将在对应的时钟信号端处接收的时钟信号传输至对应的附加输出信号端(OUTPUT＇)，以对与对应的附加输出信号端(OUTPUT＇)耦接的栅线进行扫描
移位寄存器及其驱动方法栅极电路显示装置

[发明专利]一种栅极驱动电路、阵列基板和显示装置-CN201611140481.1有效
发明人：许作远;朱桂熠 -专利权人：上海天马微电子有限公司;天马微电子股份有限公司
申请日： 2016-12-12 - 公布日： 2019-06-07 - 主分类号： G09G3/20 文献下载
摘要：本发明提供了一种栅极驱动电路、阵列基板和显示装置，在输入端输入的信号的控制下，移位寄存器在第一时段将第二时钟信号端输入的第一电平的时钟信号传输至输出端，在第二时段将第二时钟信号端输入的第二电平的时钟信号传输至输出端；在第一时钟信号端输入的信号的控制下，移位寄存器在第二时段和第三时段将第二电平的下拉信号传输至输出端；在第一复位端输入的信号的控制下，移位寄存器在第三时段停止将第二时钟信号端输入的时钟信号传输至输出端，基于此，可以在第二时段通过第二电平的时钟信号和第二电平的下拉信号共同下拉栅极线的电位，从而可以保证栅极线的快速下拉，进而可以提高像素单元的薄膜晶体管的关断能力和像素单元的充电能力。
一种栅极驱动电路阵列显示装置

[发明专利]一种视频光端机时钟电路系统-CN201810593803.0在审
发明人：贾国强;赵瑞东;马双涛;孙超 -专利权人：山东超越数控电子股份有限公司
申请日： 2018-06-11 - 公布日： 2018-08-21 - 主分类号： H04N7/22 文献下载
摘要：本发明公开一种视频光端机时钟电路系统，涉及视频光端机技术，光端发送机、接收机间经光纤进行DVI信号远传；光端发送机包含编码器芯片、FPGA、光模块、时钟芯片；编码器芯片负责标准DVI信号到并行信号的转换，并产生相应像素时钟信号；FPGA负责数据采集，及时钟电路的编码、传递；光模块负责电、光信号转换；时钟芯片负责产生多种时钟信号；光端接收机包含光模块、FPGA、解码器芯片、晶振；解码器芯片负责并行信号到标准DVI信号的转换，并提供给外接显示设备；晶振负责生产FPGA GTP所需基准时钟信号。本发明保证光端发送机、接收机像素时钟同源，满足DVI信号远传时及对不同分辨率下对时钟信号的需求。
视频光端机发送机光模块编码器芯片解码器芯片接收机并行信号时钟电路时钟芯片时钟信号晶振远传基准时钟信号外接显示设备像素时钟信号光端接收机光信号转换数据采集像素时钟转换分辨率同源电路光纤传递保证生产

[发明专利]一种时钟选择电路-CN201310624820.3在审
发明人：不公告发明人 -专利权人：苏州贝克微电子有限公司
申请日： 2013-11-28 - 公布日： 2014-03-19 - 主分类号： H03K5/13 文献下载
摘要：一种时钟选择电路，具有一个用来接收外部时钟信号的信号输入终端和选择输出一个外部时钟信号或一个内部时钟信号的逻辑装置。时钟检测器连接到输入终端,以生成一个响应外部时钟信号的电压。生成的电压是用于控制选择通过外部时钟信号或内部时钟信号的逻辑电路的。在一个较好的实施方案中，逻辑电路中包含第一个二端输入与非门，第二个二端输入与非门和第三个二端输入与非门。第一个与非门的一个输入端接收外部时钟信号而第二个与非门的一个输入端接收内部时钟信号。第一个和第二个与非门的输出端连接到第三个与非门的输入端。时钟检测器的输出端连接到第一个与非门的另一个输入端并通过反相器后连接到第二个与非门的另一个输入端。
一种时钟选择电路

[发明专利]双路输出频率可调独立硬件黄闪控制器-CN201510164881.5有效
发明人：何通;韩晶 -专利权人：江苏航天大为科技股份有限公司
申请日： 2015-04-08 - 公布日： 2017-04-19 - 主分类号： G08G1/07 文献下载
摘要：本发明涉及一种双路输出频率可调独立硬件黄闪控制器，其包括与市电连接的交流EMI滤波电路、AC‑DC电路、基准时钟信号发生电路、可调时钟分频电路、计数分配电路、触发反转电路、功率驱动电路；所述交流EMI滤波电路的输出端分别连接AC‑DC电路的输入端、基准时钟信号发生电路的输入端；基准时钟信号发生电路输出的时钟信号分别连接可调时钟分频电路、触发反转电路的时钟信号输入端；可调时钟分频电路的输出信号连接计数分配电路；触发反转电路包括两路独立的JK触发器电路，计数分配电路的输出信号分别连接两路JK触发器电路的触发信号输入端；触发反转电路的输出连接功率驱动电路。本发明是纯硬件电路搭建完成，可以提供两路单独的频率可调的信号输出。
输出频率可调独立硬件控制器

[发明专利]一种栅极驱动电路及其驱动方法、显示装置-CN201510744934.0在审
发明人：王俊伟;封宾 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2015-11-05 - 公布日： 2015-12-30 - 主分类号： G09G3/36 文献下载
摘要：本发明实施例提供一种栅极驱动电路及其驱动方法、显示装置，涉及显示技术领域，能够解决距离移位寄存器较远的像素单元接收信号强度衰减和信号延迟的问题。预充电单元连接第一栅线、第二栅线、第一时钟信号端以及第二时钟信号端，用于在第二时钟信号端和第一栅线的控制下，将第一时钟信号端的信号输出至第二栅线；第二时钟信号端输出信号的上升沿位于第一时钟信号端输出信号的上升沿和下降沿之间，或者第二时钟信号端输出信号的下升沿位于第一时钟信号端输出信号的下升沿和上降沿之间。
一种栅极驱动电路及其方法显示装置