“数据中断”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2512032个，建议您升级VIP下载更多相关专利

[发明专利]一种中断信号处理方法、系统、设备及介质-CN202310452416.6在审
发明人：厚思彤 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-04-21 - 公布日： 2023-07-21 - 主分类号： G06F13/24 文献下载
摘要：本发明属于计算机领域，具体涉及一种中断信号处理方法、系统、设备及介质。方法包括：分析发起中断请求的设备数量，按照预定方式将所述发起中断请求的设备数量添加到总线上的中断信号中，并将所述中断信号通过总线发出；响应于从总线上接收到所述中断信号，基于预定方式从所述总线信号中解析出发起中断请求的设备数量，并根据所述发起中断请求的数量解析中断信号中对应的中断内容。通过本发明提供的一种中断信号处理方法，根据发起中断的外部设备的数量在中断信号中嵌入对应的中断数量，告知主端产生中断的设备数量，以使主端根据产生中断的设备数量解析中断，无需处理其他后续的无效数据即快速实现中断信号的处理，提高了总线的数据处理能力。
一种中断信号处理方法系统设备介质

[发明专利]一种数据处理系统、方法、电子设备及存储介质-CN202011233285.5有效
发明人：戴刘江;吴国锋;苏国彬 -专利权人：辰芯科技有限公司;宸芯科技股份有限公司
申请日： 2020-11-06 - 公布日： 2023-08-15 - 主分类号： G06F13/24 文献下载
摘要：本发明实施例公开了一种数据处理系统、方法、电子设备及存储介质。其中，数据处理子系统，包括：中断处理模块和数据处理模块，中断处理模块与数据处理模块通信连接，其中：中断处理模块用于向数据处理模块发送多个待处理数据，并在确定接收到目标数据处理指示指令的情况下，生成中断指令；数据处理模块用于接收待处理数据，按照待处理数据的接收顺序依次对待处理数据进行数据处理，并在每个待处理数据处理完成后，向中断处理模块发送每个待处理数据对应的数据处理指示指令。本发明实施例的技术方案提高了数据处理过程中的数据传输效率，降低了数据处理时延和计算资源占用量，进而提高了数据处理效率。
一种数据处理系统方法电子设备存储介质

[发明专利]半导体设备-CN201810299721.5在审
发明人：石田一哉;近藤弘郁 -专利权人：瑞萨电子株式会社
申请日： 2018-04-04 - 公布日： 2018-10-23 - 主分类号： G06F9/48 文献下载
摘要：提供了一种半导体设备，其包含能够接收中断请求信号的CPU和任务控制电路。该半导体设备包括CPU(处理器)、保存电路和任务控制电路。CPU包括在执行任务时被更新的程序计数器。半导体设备包括中断相关数据保存电路，其存储CPU接收CPU中断请求信号时程序计数器的数据。存储在中断相关数据保存电路中的程序计数器的数据被存储在保存电路中，并且用于从中断处理中恢复。
半导体设备程序计数器数据保存电路存储保存电路请求信号任务控制电路中断接收中断中断处理处理器更新恢复

[发明专利]一种基于FPGA的单中断实时数据传输方法-CN201010547869.X无效
发明人：安建平;周荣花;孙磊;杨淼 -专利权人：北京理工大学
申请日： 2010-11-17 - 公布日： 2011-04-06 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种数据传输方法，特别涉及将多个异步数据源的数据经过基于FPGA的单中断数据传输设备进行缓存，再发送到上位机的一种实时数据传输方法，属于实时信号处理技术领域。该方法首先根据不丢失数据下数据传输条件不等式选择合适的中断周期，然后在FPGA内部创建数据缓冲区，并且创建各数据缓冲区的写状态寄存器，接着根据缓冲区发出的半满和全满信号来产生一个周期性中断信号，上位机通过响应这个周期信号来触发中断服务程序从而完成实时连续传输目的本发明方法相比多中断源触发方式，降低了软硬件编程调试的复杂度并且提高了系统的可靠性，由于每次中断产生的数据量大小相对稳定，故数据更便于集中进行批量传输和后处理。
一种基于 fpga 中断实时数据传输方法

[发明专利]多中断的缓存装置和方法-CN200510137443.6无效
发明人：张怡浩 -专利权人：北京中星微电子有限公司
申请日： 2005-12-30 - 公布日： 2006-07-19 - 主分类号： G06F13/26 文献下载
摘要：本发明公开了多中断缓存装置和方法，该装置包含存储器，存储器控制单元，中断发生单元。必要时可以给中断产生单元分配一个中断产生单元寄存器，来控制中断产生单元产生中断。该方法包括以下步骤：设置每个中断产生条件寄存器；设置中断发生单元使能寄存器；发送数据；存储单元到达某一特定位置触发中断发生单元，中断发生单元产生中断给其对应的设备；对应设备根据中断的优先级进行判断，是否处理该中断；处理中断，发送或者接收数据。
中断缓存装置方法

[发明专利]一种媒体服务器及实现准实时发送媒体数据的方法-CN200810241596.9有效
发明人：王魏强;丁向军;夏洪升 -专利权人：中兴通讯股份有限公司
申请日： 2008-12-26 - 公布日： 2009-06-24 - 主分类号： H04L29/06 文献下载
摘要：本发明涉及一种媒体服务器及一种实现准实时发送媒体数据的方法，所述方法首先设置计划发包时间以及组装待发送的媒体数据，得到待发送数据包；然后根据计划发包时间计算中断定时时长，并将发包处理函数和待发送数据包登记到中断处理程序中，等待中断，同时将所述系统调用加入到内核等待队列中；中断定时到期后产生中断，触发所述中断处理程序完成待发送数据包的发送，发送完成后唤醒所述内核等待队列中对应的发包系统调用。本发明减少了工作空间切换导致的上下文切换开销，同时降低了系统调度对时延的影响；实现了数据包的准实时发送。
一种媒体服务器实现实时发送数据方法

[发明专利]一种底层数据报文接收的实现方法-CN02117606.X无效
发明人：李琥;苏华波;田彦敏 -专利权人：华为技术有限公司
申请日： 2002-05-08 - 公布日： 2003-04-30 - 主分类号： H04L12/54 文献下载
摘要：本发明公开了一种底层数据报文接收的实现方法，该方法包括a)创建一个接收数据报文的任务，并为该任务设定优先级；b)设置一个定时器中断；c)当定时器时间到时，系统进入中断处理，检查底层的数据接收标志，判断是否有数据报文接收到，如果有，则激活当前接收任务对应的信号量，关闭定时器中断，设置当前接收任务为准备好(Ready)状态，退出中断处理，进行接收任务调度；否则，直接退出本次中断，等待下一次定时器中断。采用该方法能保证及时查询到底层数据报文的接收情况，并及时处理数据报文，从而提高整个系统的稳定、可靠性，同时避免系统资源的浪费。
一种底层数据报文接收实现方法

[发明专利]用户级处理器间中断-CN202211136935.3在审
发明人： G·奈格;A·玛里克;R·桑卡兰;H·沙菲;V·尚伯格;V·桑吉潘;J·布兰德特 -专利权人：英特尔公司
申请日： 2022-09-19 - 公布日： 2023-04-04 - 主分类号： G06F9/48 文献下载
摘要：本申请公开了用户级处理器间中断。描述了用于用户级处理器间中断的处理器、方法和系统。在实施例中，处理系统包括存储器和处理核心。存储器用于存储与正在由处理系统执行的第一应用相关联的中断控制数据结构。处理核心包括指令解码器，该指令解码器用于对第一指令解码，该第一指令由第二应用调用以向第一应用发送处理器间中断；并且处理核心响应于经解码的指令而用于：确定处理器间中断的标识符与同第一应用相关联的通知中断向量相匹配，在中断控制数据结构中设置与处理器间中断的标识符相对应的待决中断标志，以及调用用于由中断控制数据结构标识的处理器间中断的中断处理程序。
用户处理器中断

[发明专利]一种基于SPI的通信系统、方法、设备和储存介质-CN201811648586.7有效
发明人：黄钧;邱文才;宋晓琴;张辉 -专利权人：广东大普通信技术有限公司
申请日： 2018-12-30 - 公布日： 2020-12-11 - 主分类号： G06F13/42 文献下载
摘要：本发明实施例公开了一种基于SPI的通信系统、方法、设备和储存介质，该系统包括：一个配置有通用SPI接口模块的主机和至少一个配置有从机SPI接口模块的从机；从机SPI接口模块包括数据区、串行时钟引脚、主机输入/从机输出数据引脚、主机输出/从机输入数据引脚和从机选择引脚；数据区包括中断寄存器，中断寄存器中设置有主机触发从机的第一中断位和从机触发主机的第二中断位；主机的预设引脚连接到从机SPI接口模块的中断寄存器，以便主机对第一中断位进行写操作和对第二中断位进行读操作；所述从机设置为第一中断位进行读操作和对第二中断位进行写操作。本发明实施例有效降低CPU处理SPI接口数据的负荷。
一种基于 spi 通信系统方法设备储存介质

[发明专利]一种VXI总线寄存器基接口及其实现方法-CN200510018702.3无效
发明人：陈泽宗;杨子杰;柯亨玉 -专利权人：武汉大学
申请日： 2005-05-13 - 公布日： 2005-10-26 - 主分类号： G06F13/40 文献下载
摘要：一种VXI总线寄存器基接口，其特征在于它包括一个单片复杂可编程逻辑器件(CPLD)和外接双口RAM，通过编程设计在单片复杂可编程逻辑器件(CPLD)中形成硬件状态的地址译码电路、中断锁存电路、数据传输/中断处理电路及IO线控制电路；地址译码电路、中断锁存电路、数据传输/中断处理电路及IO线控制电路的连接关系为：地址译码电路接数据传输/中断处理电路，接输入输出引脚；数据传输/中断处理电路接IO线控制电路，接中断锁存电路，接输入输出引脚；中断锁存电路接输入输出引脚；IO线控制电路接输入输出引脚。本发明应用于基于VXI总线的高频地波雷达主机之中，实现与外部设备双向中断、全双工的块数据传输方式，具有结构简单、体积小、价格低、通用性好、通信速率高、灵活性高、调试方便等特点。
一种 vxi 总线寄存器接口及其实现方法

[发明专利]记录装置、记录系统以及记录方法-CN201380041681.X有效
发明人：前田卓治;外山昌之;宗广和 -专利权人：松下知识产权经营株式会社
申请日： 2013-04-12 - 公布日： 2017-09-08 - 主分类号： G06F12/00 文献下载
摘要：记录装置具备非易失性存储器(22)，存储数据；通信部(211)，接收从存取装置发出的指示；以及存储器控制部(217)，控制非易失性存储器。存储器控制部从存取装置接收用于将数据记录到非易失性存储器的记录指示后，开始向非易失性存储器记录数据。并且，存储器控制部从存取装置接收用于中断数据记录的中断指示后，将表示中断位置的中断信息存储到非易失性存储器中，所述中断位置是接收中断指示时正在进行记录的非易失性存储器内的记录区域的位置。
记录装置存取系统以及方法

[发明专利]数据传输方法及其电路布置结构-CN202110788956.2在审
发明人：帕特里克·莫泽 -专利权人： VEGA格里沙贝两合公司
申请日： 2021-07-13 - 公布日： 2022-01-14 - 主分类号： H04B5/00 文献下载
摘要：本发明描述了一种用于在集成电路和连接到集成电路的中断引脚的评估单元之间进行数据传输的方法，其特征在于，通过选择性地触发非典型中断信号或由常规中断信号和/或非典型中断信号组成的多个中断信号来进行数据传输。
数据传输方法及其电路布置结构

[发明专利]应用于智能机器人的任务迁移方法及系统-CN201611029826.6有效
发明人：魏彬彬;董增增;黄源源 -专利权人：北京光年无限科技有限公司
申请日： 2016-11-15 - 公布日： 2020-09-18 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种应用于智能机器人的任务迁移方法和系统，该方法将任务执行过程中出现中断情况的第一机器人的任务迁移到第二机器人处处理，第一机器人和第二机器人安装有机器人操作系统，该方法包括：第一机器人监听到执行任务中断信号，中断当前执行任务并保存与该任务关联的关联中断数据，第一机器人向第二机器人发送任务迁移请求，关联中断数据包括调用能力和/或该中断任务的应用数据；第二机器人接收并响应任务迁移请求，进入任务迁移模式，包括：获取并解析第一机器人的关联中断数据，同步该任务并按照关联中断数据继续执行。
应用于智能机器人任务迁移方法系统

[发明专利]硬件msgbox实现双核SOC核间软件系统高效通信的结构及方法-CN201911359025.X有效
发明人：吴亮;汪成喜;王杰;黄少贺;徐栋麟 -专利权人：上海亮牛半导体科技有限公司
申请日： 2019-12-25 - 公布日： 2023-08-15 - 主分类号： G06F15/163 文献下载
摘要：本发明公开了一种硬件msgbox实现双核SOC核间软件系统高效通信的结构及方法，双核SOC设置有硬件msgbox，所述硬件msgbox包括A核寄存器组、B核寄存器组、A核中断源、B核中断源，所述A核寄存器组存储A核向B核同步的数据，所述B核寄存器组存储B核向A核同步的数据，所述A核通过B核中断源给B核一个中断，B核在中断中提取出存储在A核寄存器组中的同步数据并完成指令任务，所述B核通过A核中断源给A核一个中断，A核在中断中提取出存储在B核寄存器组中的同步数据并完成指令任务。本发明的特点是：通过硬件msgbox主动通知对方一些消息/事件，并实现对方收取消息/事件过程中内存免拷贝，有效提高核间业务数据的传递效率。
硬件 msgbox 实现 soc 软件系统高效通信结构方法

[发明专利]数据的接收方法、装置及处理器可读存储介质-CN202110230070.6在审
发明人：葛正中;李涛;林坤;韩森 -专利权人：大唐移动通信设备有限公司
申请日： 2021-03-02 - 公布日： 2022-09-02 - 主分类号： G06F9/54 文献下载
摘要：本申请提供的一种数据的接收方法、装置及处理器可读存储介质，当处理器核处于中断使能状态时，处理器核响应任意网卡接收队列发起的中断处理请求，进入中断处理；将中断使能状态切换为中断禁止状态，基于轮询NAPI的方式处理各网卡接收队列所接收到的数据；将中断禁止状态重新切换为中断使能状态，在预设时间段内，若处理器核未接收到来自任意网卡接收队列发起的中断处理请求，则执行实时性保证处理流程，实时性保证处理流程用于使处理器核所绑定的多个网卡接收队列中不存在待处理的数据通过这样的接收方式，可保证网卡中的数据在规定时间内被处理器核进行接收并送入网络协议栈，减少数据接收发生延迟的概率，有效提高数据通信的实时性。
数据接收方法装置处理器可读存储介质

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条