“王翊舟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]曲率校正带隙基准电路-CN202310754656.1在审
发明人： 王翊舟;刘璐;倪亚波;彭嘉豪;马乾 -专利权人：重庆吉芯科技有限公司
申请日： 2023-06-25 - 公布日： 2023-10-10 - 主分类号： G05F1/567 文献下载
摘要：本发明提供一种曲率校正带隙基准电路，所述曲率校正带隙基准电路包括带隙基准模块、低温曲率校正模块及高温曲率校正模块，在带隙基准模块通过正温度系数电压和负温度系数电压的叠加产生带隙基准电压的基础上，通过低温曲率校正模块对正温度系数电压进行补偿调节，能校正带隙基准电压的低温曲率，通过高温曲率校正模块对正温度系数电压进行补偿调节，能校正带隙基准电压的高温曲率，能进一步降低带隙基准电压的温漂系数，提升了带隙基准电压的温度稳定性；引入调节电阻来平衡低温和高温的曲率校正补偿程度，进一步提高了性能；同时，本发明所提出的曲率校正带隙基准电路可应用于较低的电源电压环境中，适用于28nm及以下的先进CMOS工艺。
曲率校正基准电路

[发明专利]应用于高速ADC输入缓冲器的自适应电流产生电路及方法-CN202210204295.9有效
发明人： 王翊舟;刘璐;徐代果;朱璨;蒋和全;李儒章;王健安;陈光炳;付东兵;俞宙;张正平 -专利权人：重庆吉芯科技有限公司
申请日： 2022-03-02 - 公布日： 2023-07-14 - 主分类号： H03M1/00 文献下载
摘要：本发明提供一种应用于高速ADC输入缓冲器的自适应电流产生电路及方法，所述自适应电流产生电路包括反相器驱动链、分频器、频率检测器、低通滤波器、静态比较器组及可控电流镜；本发明先后依次通过反相器驱动链的转换、分频器的分频、频率检测器的频率检测及低通滤波器的转换，将输入缓冲器的输入模拟信号转换为直流形式的鉴频电压，再通过静态比较器组的多次比较，得到N位数字码，最后通过N位数字码来控制可控电流镜，可控电流镜在N位数字码的控制下为输入缓冲器提供大小可调的输入电流，输入电流的大小与输入模拟信号的频率大小正相关，这不仅可以有效避免过大输入电流造成的功耗浪费，还可以避免过大输入电流或过小输入电流造成的性能恶化。
应用于高速 adc 输入缓冲器自适应电流产生电路方法

[发明专利]输入共模补偿电路、流水线型模数转换器及输入共模补偿方法-CN202210548026.4在审
发明人： 王翊舟;刘璐;徐代果;朱璨;付东兵;蒋和全;李儒章;王健安;俞宙;张正平 -专利权人：重庆吉芯科技有限公司
申请日： 2022-05-18 - 公布日： 2022-08-12 - 主分类号： H03M1/06 文献下载
摘要：本发明提供一种输入共模补偿电路、流水线型模数转换器及输入共模补偿方法，所述输入共模补偿电路包括储能模块、切换选择模块及反馈补偿模块，在残差放大器的复位阶段，储能模块在复位电压的作用下充电，在残差放大器的工作阶段，通过反馈补偿模块对储能模块进行反馈补偿，通过复位阶段的一次充电和工作阶段的二次补偿充电，能对工作阶段残差放大器输入信号的共模值进行补偿调节，能够在不影响残差放大器正常工作的前提下，有效抑制了由于复位开关寄生电容导致的工作状态下残差放大器的输入共模衰减现象，保证了残差放大器共模值的稳定，进而保证了流水线型模数转换器的性能稳定。
输入补偿电路流水线型转换器方法

[发明专利]一种基于可变比较器延时环路的SARADC-CN202110060991.2有效
发明人：宁宁;王翊舟;李靖;宋博;于奇;王勇 -专利权人：电子科技大学;成都微光集电科技有限公司
申请日： 2021-01-18 - 公布日： 2022-06-03 - 主分类号： H03M1/10 文献下载
摘要：本发明属于模拟集成电路设计领域，涉及一种高速比较器延时方案，具体为一种基于可变比较器延时环路的SARADC。本发明通过对比较器环路进行可变延时，从而减少不必要的延时时间，并能够保证DAC电压的准确建立；同时在比较器工作完成之前，就提前给出比较器完成信号，并通过一定的延时保证逻辑正常，进一步提高环路速度。
一种基于可变比较延时环路 saradc

[发明专利]一种基于时间交织ADC的通道随机化电路及方法-CN202111369410.X在审
发明人： 王翊舟;刘璐;徐代果;朱璨;蒋和全;李儒章;王健安;陈光炳;付东兵;俞宙;张正平 -专利权人：重庆吉芯科技有限公司
申请日： 2021-11-18 - 公布日： 2022-03-25 - 主分类号： H03M1/12 文献下载
摘要：本发明提出一种基于时间交织ADC的通道随机化电路及方法，包括：通道选择模块，用于根据主时钟和生成的随机数输出M个时钟接收控制信号和经过编码后的N个数据接收控制信号；多相时钟分配模块，用于根据采样主时钟生成N个多相时钟，并根据所述时钟接收控制信号对所述多相时钟进行重分配，输出M个重分配时钟信号；时间交织ADC模块，用于根据所述重分配时钟信号输出M个输出数据以及对应数量的通道量化完成信号；可调延时模块，用于设置所述数据接收控制信号延时大小；以及，时序分配控制模块，用于根据延时后的数据接收控制信号和所述通道量化完成信号控制所述输出数据按照时间顺序依次排列输出。
一种基于时间交织 adc 通道随机化电路方法

[发明专利]一种高电源抑制比的低压差线性稳压器电路-CN201910164156.6在审
发明人：李靖;王鑫森;王翊舟 -专利权人：电子科技大学
申请日： 2019-03-05 - 公布日： 2019-04-26 - 主分类号： G05F1/575 文献下载
摘要：一种高电源抑制比的低压差线性稳压器电路，属于模拟电路集成领域。包括偏置模块、误差放大器、缓冲器和输出级，偏置模块提供偏置电压；误差放大器的正向输入端连接基准电压，负向输入端连接反馈电压，输出端通过缓冲器和输出级后连接LDO的输出端；缓冲器包括放大级、高通滤波器和电流源，放大级接在缓冲器的输入端和输出端之间；电流源接在电源电压和缓冲器的输出端之间；高通滤波器包括第一NMOS管、第一PMOS管、第二PMOS管和第一电容，第一PMOS管栅极连接偏置电压，其源极连接电源电压并通过第一电容后连接其漏极、第二PMOS管栅极以及第一NMOS管栅极和漏极；第二PMOS管源极连接缓冲器的输出端，其漏极连接第一NMOS管源极并接地。本发明提高了电源抑制比。
缓冲器输出端漏极低压差线性稳压器高通滤波器误差放大器电源电压偏置电压偏置模块源极连接电流源放大级高电源输出级抑制比电容电路模拟电路集成电源抑制比负向输入端正向输入端反馈电压基准电压接地输入端源极