“忆阻器阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8903046个，建议您升级VIP下载更多相关专利

[发明专利]点积引擎忆阻器交叉开关阵列、系统和存储介质-CN202010130462.0有效
发明人： A·S·沙玛;J·P·斯特罗恩;C·格雷夫斯;S·库玛;C·韦尔纳;M·福汀 -专利权人：慧与发展有限责任合伙企业
申请日： 2020-02-28 - 公布日： 2022-04-19 - 主分类号： G11C29/42 文献下载
摘要：一种DPE忆阻器交叉开关阵列系统包括多个分区忆阻器交叉开关阵列。所述多个分区忆阻器交叉开关阵列中的每一个包括主忆阻器交叉开关阵列和后备忆阻器交叉开关阵列。所述后备忆阻器交叉开关阵列包括在数学上与所述主忆阻器交叉开关阵列内的值相关的值。另外，所述多个分区忆阻器交叉开关阵列包括耦接到所述多个分区忆阻器交叉开关阵列的共享模拟电路块。所述共享模拟电路块用于确定由所述多个分区忆阻器交叉开关阵列中的至少一个分区忆阻器交叉开关阵列生成的电压值的点积值。
引擎忆阻器交叉开关阵列系统存储介质

[发明专利]忆阻器阵列结构及其操作方法、神经网络稀疏化装置-CN202111545665.7在审
发明人：周正;黄鹏;韩丽霞;康晋锋 -专利权人：北京大学
申请日： 2021-12-16 - 公布日： 2022-03-11 - 主分类号： G11C13/00 文献下载
摘要：本公开提供了一种忆阻器阵列结构及其操作方法、神经网络稀疏化装置。其中，该忆阻器阵列结构包括多个结构子阵列，多个结构子阵列中的每个结构子阵列包括多个忆阻器单元、多个第一晶体管单元和多个第二晶体管单元。多个忆阻器单元分布排列形成忆阻器阵列，多个第一晶体管单元在第一方向上与忆阻器阵列的两端的多个忆阻器单元分别对应相连；多个第二晶体管单元在第二方向上与忆阻器阵列的另两端的多个忆阻器单元分别对应相连；其中，在第一方向上，多个第一晶体管单元与忆阻器阵列的两端的相邻忆阻器阵列对应相连；在第二方向上，多个第二晶体管单元与忆阻器阵列的另两端的相邻忆阻器阵列对应相连。
忆阻器阵列结构及其操作方法神经网络稀疏化装

[发明专利]忆阻器阵列模型的处理方法和装置-CN201811248669.7有效
发明人：臧新风;沈谅平;王浩;马国坤 -专利权人：湖北大学
申请日： 2018-10-24 - 公布日： 2023-04-18 - 主分类号： G06F30/367 文献下载
摘要：本发明涉及一种忆阻器阵列模型的处理方法和装置，该方法包括：获取样本忆阻器在应用过程中的至少一组样本数据，其中样本数据包括电压数据和电流数据；将样本数据处理并存储至忆阻器模型的仿真程序文件中，根据所述忆阻器模型搭建忆阻器阵列；为忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符；将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较，确定目标忆阻器的阻值；将目标忆阻器的阻值作为反馈信号更新忆阻器阵列模型以更新目标忆阻器的阻值，当目标忆阻器的阻值满足设定的条件时，确定目标忆阻器阵列模型。减小了忆阻器模型和实际忆阻器特性之间的偏差，提高了对实际忆阻器的阵列误差分析以及特性分析的准确性。
忆阻器阵列模型处理方法装置

[发明专利]忆阻器阵列的操作方法、数据处理装置-CN202211477580.4在审
发明人：吴华强;李嘉宁;揭路;伍冬;姚鹏;潘思宁;高滨;钱鹤;唐建石 -专利权人：清华大学
申请日： 2022-11-23 - 公布日： 2023-03-28 - 主分类号： G11C13/00 文献下载
摘要：一种忆阻器阵列的操作方法以及数据处理装置。该忆阻器阵列的操作方法包括矩阵向量乘法操作，该矩阵向量乘法操作包括：将忆阻器阵列中各行的输入数据分别对应的输入电压施加在忆阻器阵列中各行的字线上；对忆阻器阵列中各列的源线分别施加源线电压，以使得忆阻器阵列中各行的各个忆阻器单元中的晶体管导通并工作在饱和区；对忆阻器阵列中各行的位线施加第一固定电压；检测忆阻器阵列中各列的源线上的输出电流以得到输出结果。该操作方法能够缓解忆阻器阵列中大电流导致的电压降对计算精度的影响，并且降低外部电路的设计难度。
忆阻器阵列操作方法数据处理装置

[发明专利]基于忆阻器阵列的数据处理方法、电子装置-CN202110426351.9有效
发明人：吴华强;刘正午;唐建石;高滨;钱鹤 -专利权人：清华大学
申请日： 2021-04-20 - 公布日： 2023-04-28 - 主分类号： G11C13/00 文献下载
摘要：一种基于忆阻器阵列的数据处理方法、电子装置。该基于忆阻器阵列的数据处理方法包括：获取多个第一模拟信号；设置忆阻器阵列，将对应于卷积处理的卷积参数矩阵的数据写入忆阻器阵列；将多个第一模拟信号分别输入设置后的忆阻器阵列的多个列信号输入端，控制忆阻器阵列操作以对多个模拟信号进行卷积处理，在忆阻器阵列的多个行信号输出端分别得到执行卷积处理后的多个第二模拟信号。该基于忆阻器阵列的数据处理方法通过将卷积参数矩阵多次映射于忆阻器阵列中不同的多个忆阻器子阵列，实现一次计算即可得到卷积处理操作的所有结果，大大减少了移位所需的时间，降低了功耗，提高了计算速度。
基于忆阻器阵列数据处理方法电子装置

[发明专利]信号处理装置及信号处理方法-CN201910081039.3有效
发明人：李辛毅;吴华强;钱鹤;高滨 -专利权人：清华大学
申请日： 2019-01-28 - 公布日： 2020-12-08 - 主分类号： G06K9/00 文献下载
摘要：该信号处理装置包括接收器、忆阻器阵列和分类器。接收器被配置为接收第一信号。忆阻器阵列包括多个忆阻器单元，多个忆阻器单元中的每一个包括忆阻器，忆阻器阵列被配置为：将接收到的所述第一信号施加到所述多个忆阻器单元中的至少一个忆阻器单元，并且输出基于所述忆阻器阵列的忆阻器电阻值分布的第二信号分类器被配置为对所述忆阻器阵列输出的第二信号进行分类，以获得所述第一信号的类型。该信号处理装置体积小、功耗低且易于集成。
信号处理装置方法

[发明专利]基于电路仿真的忆阻器阵列神经网络的构建及优化方法-CN202110673101.5有效
发明人：陈全;范达熠;谢锐;宋明洋 -专利权人：南方科技大学
申请日： 2021-06-17 - 公布日： 2022-05-31 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了基于电路仿真的忆阻器阵列神经网络的构建及优化方法，所述方法包括：获取已训练的神经网络模型；根据已训练的神经网络模型和预设的忆阻器，得到忆阻器阵列神经网络模型；基于电路仿真，对所述忆阻器阵列神经网络模型进行优化，得到忆阻器阵列神经网络模型优化结果。本发明实施例通过将神经网络模型与忆阻器阵列结合得到忆阻器阵列神经网络模型，并对忆阻器阵列神经网络模型进行优化，可以提高数据处理的准确率。
基于电路仿真忆阻器阵列神经网络构建优化方法

[发明专利]一种基于忆阻器的卷积运算装置及方法-CN202010127969.0在审
发明人：郭令仪;段杰斌;李琛;沈灵 -专利权人：上海集成电路研发中心有限公司
申请日： 2020-02-28 - 公布日： 2020-07-17 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种基于忆阻器的卷积运算装置，包括忆阻器芯片，所述忆阻器芯片包括x×y个忆阻器阵列，每个忆阻器阵列包括a行b列的忆阻器，所述忆阻器阵列用于存储卷积核；m行n列的输入信号阵列传输至所述忆阻器芯片时，所述输入信号阵列分别与k×j个忆阻器阵列同时进行卷积运算，得到k行j列的输出信号阵列；其中，k＝(m‑a)/s+1，j＝(n‑b)/t+1；s和t分别表示卷积运算中行方向和列方向的卷积步长，x×y≥k本发明提供的一种基于忆阻器的卷积运算装置及方法，使用二维忆阻器阵列，使得卷积运算变为并行过程，同时省去了卷积核、输入图像由二维矩阵到一维向量的转化，提高了卷积运算的速度。
一种基于忆阻器卷积运算装置方法

[发明专利]基于忆阻器阵列的贝叶斯神经网络的变分推理方法和装置-CN202210497666.7在审
发明人：吴华强;林钰登;高滨;唐建石;张清天;钱鹤 -专利权人：清华大学
申请日： 2022-05-09 - 公布日： 2022-07-29 - 主分类号： G06N3/063 文献下载
摘要：一种基于忆阻器阵列的贝叶斯神经网络的变分推理方法和装置。忆阻器阵列包括多个忆阻器，贝叶斯神经网络的经训练得到的权重矩阵被映射至忆阻器阵列中，该方法包括：对于被映射后的忆阻器阵列，获得当前忆阻器阵列的多个忆阻器的电导态；获取对于贝叶斯神经网络的权重矩阵的每个权重的多个权重采样样本，并使用忆阻器阵列进行多次前向传播以得到多个输出结果；基于每个权重的多个权重采样样本和多个输出结果，获取贝叶斯神经网络的损失函数的损失值；对损失函数进行反向传播，得到忆阻器阵列中用于贝叶斯神经网络的权重矩阵的每个权重的忆阻器的电导态的梯度；根据梯度更新忆阻器阵列中用于贝叶斯神经网络的权重矩阵的忆阻器的电导态。
基于忆阻器阵列贝叶斯神经网络推理方法装置

[发明专利]用于忆阻器阵列的权重更新方法和处理单元-CN202210592646.8在审
发明人：吴华强;张文彬;高滨;姚鹏;唐建石;钱鹤 -专利权人：清华大学
申请日： 2022-05-27 - 公布日： 2022-08-05 - 主分类号： G06N3/063 文献下载
摘要：一种用于忆阻器阵列的权重更新方法和处理单元，该忆阻器阵列设置为用于映射神经网络的网络层的权重矩阵，且忆阻器阵列包括阵列排布的多个忆阻器单元，且多个忆阻器单元的每个包括用于形成差分单元的两个忆阻器，该权重更新方法包括：获取权重矩阵中每个权重的权重更新方向；根据在先更新模式历史，选择用于忆阻器阵列的权重更新操作模式，并根据每个权重的权重更新方向改变忆阻器阵列中对应的忆阻器单元中至少一个忆阻器的电导值。该权重更新方法能够提高处理单元的权重表示范围，解决单向操作造成忆阻器电导饱和的问题，有效降低系统的能耗开销，简化系统设计的复杂度。
用于忆阻器阵列权重更新方法处理单元

[发明专利]基于忆阻器阵列的数据处理方法、电子装置-CN202210016618.1在审
发明人：吴华强;刘正午;赵涵;唐建石;高滨;钱鹤 -专利权人：清华大学
申请日： 2022-01-07 - 公布日： 2023-07-18 - 主分类号： G06F17/16 文献下载
摘要：本公开至少一实施例提供一种基于忆阻器阵列的数据处理方法和电子装置。该基于忆阻器阵列的数据处理方法包括：获取多个第一模拟信号；设置忆阻器阵列，将对应于数据处理的参数矩阵的数据写入忆阻器阵列；将多个第一模拟信号分别输入设置后的忆阻器阵列的多个列信号输入端，控制忆阻器阵列操作以对多个第一模拟信号进行数据处理，在忆阻器阵列的多个行信号输出端分别得到执行数据处理后的多个第二模拟信号。该基于忆阻器阵列的数据处理方法通过将复数域矩阵向量乘法对应的参数矩阵映射到忆阻器阵列，实现一次计算即可得到复数域矩阵向量乘法运算结果，从而减少了忆阻器阵列外围的辅助运算电路的面积和功耗开销。
基于忆阻器阵列数据处理方法电子装置

[发明专利]一种基于忆阻器交叉阵列的集成装置、类脑芯片及方法-CN202310456879.X在审
发明人：李亚民;苏康;邹晓峰;李拓 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-04-21 - 公布日： 2023-07-07 - 主分类号： G11C13/00 文献下载
摘要：本发明提出一种基于忆阻器交叉阵列的集成装置、类脑芯片及方法。集成装置包括：忆阻器交叉阵列模块，包括按照预设行数及预设列数进行连接的忆阻器，以及分别与每一行的忆阻器对应连接的若干晶体管，晶体管配置用于控制其对应行的忆阻器的电流通断；外接电路模块，连接到每个晶体管以及忆阻器交叉阵列模块中的每一列忆阻器，并且配置用于单独控制忆阻器交叉阵列模块中每一列的忆阻器的电流通断以及与每一行的忆阻器对应连接的晶体管的电流通断。本发明公开的方案有效解决了忆阻器交叉阵列集成时的串扰问题，避免对忆阻器交叉阵列中的忆阻器进行读写操作时产生漏电流的问题，其以行为单位进行集成的方式减小了芯片面积，节省了晶体管的使用量。
一种基于忆阻器交叉阵列集成装置芯片方法

[发明专利]忆阻器阵列的操作方法、忆阻器装置、处理单元及其方法-CN202310325416.X在审
发明人：高滨;贾郅平;吴华强;钱鹤;唐建石 -专利权人：清华大学
申请日： 2023-03-29 - 公布日： 2023-06-27 - 主分类号： G06F17/16 文献下载
摘要：本公开提供了一种忆阻器阵列的操作方法、忆阻器装置、处理单元及其指令处理方法。该忆阻器阵列的操作方法包括：在所述忆阻器阵列的第一部分中操作用于阵列计算的权重数据；在所述忆阻器阵列的不同于所述第一部分的第二部分操作用于由处理单元执行的代码数据。该忆阻器阵列的操作方法可以实现代码数据和权重数据在忆阻器阵列上的混合部署，从而更充分地利用忆阻器阵列的存储空间，减少存储空间的浪费。
忆阻器阵列操作方法装置处理单元及其方法

[发明专利]数据处理方法及电子装置-CN202110938438.4在审
发明人：吴华强;周颖;高滨;张清天;唐建石;钱鹤 -专利权人：清华大学
申请日： 2021-08-16 - 公布日： 2021-11-12 - 主分类号： G06T1/20 文献下载
摘要：一种基于忆阻器阵列的数据处理方法及电子装置。数据处理方法包括获取待处理对象，其中，待处理对象包括阵列排布的多个像素点；设置忆阻器阵列，将待处理对象中的每个像素点的值映射至忆阻器阵列中对应的忆阻器单元；通过忆阻器阵列计算待处理对象对应的中心坐标，其中，忆阻器阵列被配置为可进行乘和运算。该基于忆阻器阵列的数据处理方法减少了很多不必要的数据搬运过程，减小了硬件实现的能耗和延迟开销。
数据处理方法电子装置

[发明专利]数据处理方法及电子装置-CN202111289608.7在审
发明人：吴华强;周颖;高滨;唐建石;钱鹤 -专利权人：清华大学
申请日： 2021-11-02 - 公布日： 2022-02-08 - 主分类号： G06F7/487 文献下载
摘要：一种基于忆阻器阵列的数据处理方法及电子装置。数据处理方法包括获取待处理对象，其中，待处理对象包括阵列排布的多个像素点；设置忆阻器阵列，将待处理对象中的每个像素点的值映射至忆阻器阵列中对应的忆阻器单元；通过忆阻器阵列计算待处理对象对应的中心坐标，其中，忆阻器阵列被配置为可进行乘和运算。该基于忆阻器阵列的数据处理方法减少了很多不必要的数据搬运过程，减小了硬件实现的能耗和延迟开销。
数据处理方法电子装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条