“存储指令”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1753548个，建议您升级VIP下载更多相关专利

[发明专利]安全使用基本输入输出系统服务的系统和方法-CN200510064880.X无效
发明人： L·J·加拉索;M·E·兹尔默;Q·范 -专利权人：凤凰技术有限公司
申请日： 2000-06-18 - 公布日： 2005-11-02 - 主分类号： G06F1/00 文献下载
摘要：本发明的系统包括存储器，存储处理基于处理器的系统的指令序列，存储器包括物理存储器和虚拟存储器。系统还包括执行所存储的指令序列的处理器。所存储的指令序列包括以下处理步骤使处理器：将多个预定指令序列从物理存储器映射到虚拟存储器；在虚拟存储器中确定对所述多个预定指令序列其中之一的补偿；接收指令以执行所述多个预定指令序列其中之一；传送控制至所述多个指令序列其中之一传送控制；以及从虚拟存储器处理所述多个指令序列其中之一。
安全使用基本输入输出系统服务方法

[发明专利]为多个电路模块分配指令的方法和装置-CN99808943.5有效
发明人： C·哈马;M·雅各布松;S·哈坎松 -专利权人：艾利森电话股份有限公司
申请日： 1999-05-18 - 公布日： 2003-11-05 - 主分类号： G06F9/38 文献下载
摘要：一种将指令存储在内存字中的指令存储器。每个指令有一个标号字段和操作字段。为减少存储在指令存储器中的信息数量，对指令进行合并。控制单元对指令进行翻译并存储指令在被合并清楚时的顺序。控制单元根据标号字段中的信息将操作字段安排为控制字中的指令。当指令被压缩到指令存储器中时，不是并行执行的指令可以被存储在相同的内存字中，并行执行的指令可以被存储在不同的内存字中。控制字中指令的顺序由标号字段中的信息来决定，例如该指令是否与前面的指令并行执行等。可以通过在前面的存储器字中插入一个特定的编码或一个无效指令将指令组排列在内存字的边界。指令可以被放置在一个指令组中，以进一步较少指令存储器的大小。如果一个条件指令是一组指令中的第一条指令，则该条件适用与该组中的所有指令。如果条件指令不是指令序列中的第一条指令，则该条件仅适用于其前面紧相连接的一条指令。
电路模块分配指令方法装置

[发明专利]基于请求的低功耗指令存储器-CN200710034571.7无效
发明人：高军;蒋江;杨学军;张民选;邢座程;阳柳;曾献君;马驰远;李勇;陈海燕;李晋文;衣晓飞;张明;穆长富;倪晓强;唐遇星;张承义 -专利权人：中国人民解放军国防科学技术大学
申请日： 2007-03-19 - 公布日： 2007-08-22 - 主分类号： G06F1/32 文献下载
摘要：本发明公开了一种基于请求的低功耗指令存储器，它的脉冲生成器采用基于请求的存储时钟生成逻辑，分别根据读、写请求生成存储体的读脉冲时钟pulse、写脉冲时钟pulse，并产生读hold和写hold控制读地址生成器和写地址生成器，读地址生成器和写地址生成器分别用于存储体读地址和写地址的生成，指令装载模块负责与系统外部全频数据的交互，并进行指令拼接，完成拼接指令到基于请求存储的半频双体指令存储器的传输，指令读取模块用于提供半频双体指令存储器到全频指令流水线的高速指令传输，双体指令存储器用于存储指令，它每行存储两个连续的指令包，每次读/写双体指令存储器以两个包为单位。
基于请求功耗指令存储器

[发明专利]文件存储方法、装置、存储介质及客户端-CN202310821487.9有效
发明人：乐阳 -专利权人：成都泛联智存科技有限公司
申请日： 2023-07-06 - 公布日： 2023-09-15 - 主分类号： G06F16/172 文献下载
摘要：本申请提供一种文件存储方法、装置、存储介质及客户端，涉及存储领域。其中，客户端接收对存储系统的目标访问指令，其中，目标访问指令为构成目标访问行为的访问指令之一，目标访问行为的预估访问时长低于时长阈值；若目标访问指令不是访问结束指令，则模拟存储系统响应目标访问指令；若目标访问指令为访问结束指令，则将目标访问行为产生的访问数据写入存储系统。如此，对于目标访问指令直接在本地模拟存储系统进行响应，直到该目标访问指令为反问结束指令，将目标访问行为产生的数据一次性写入到存储系统中，从而节省了网络交互的时间，提高了访问指令的处理效率。
文件存储方法装置介质客户端

[发明专利]一种处理器、指令执行设备及方法-CN201910238787.8在审
发明人：陆一珉;项晓燕 -专利权人：阿里巴巴集团控股有限公司
申请日： 2019-03-27 - 公布日： 2020-10-09 - 主分类号： G06F9/34 文献下载
摘要：本发明公开了一种处理器中的数据存储指令的执行方法，包括步骤：将数据存储指令拆分为地址伪指令和数据伪指令，该地址伪指令涉及数据存储指令的地址操作数，以及数据伪指令涉及数据存储指令的数据操作数；执行该地址伪指令，以计算与地址操作数相对应的数据存储地址；执行数据伪指令，以获取与数据操作数相对应的数据内容；以及将所获取的数据内容存储到在数据存储区域中所计算得到的数据存储地址。本发明还公开了相应的指令执行设备、包含该执行设备的处理器和片上系统。
一种处理器指令执行设备方法

[发明专利]一种多供电存储模块数据自毁方法-CN201910584011.1有效
发明人：李立;范振伟;李凌浩 -专利权人：兆讯恒达科技股份有限公司
申请日： 2019-06-28 - 公布日： 2021-03-19 - 主分类号： G06F21/78 文献下载
摘要：本发明实施例涉及一种多供电存储模块数据自毁方法，其特征在于，所述方法包括：上位机向存储模块发送自毁预处理指令；存储模块获取指令进行内部数据禁止读写处理；上位机向存储模块发送第一供电切换指令；存储模块获取指令进行第一供电模式切换；上位机向存储模块发送自毁指令；存储模块获取指令进行数据自毁处理；上位机向存储模块发送第二供电切换指令；存储模块获取指令进行第二供电模式切换处理；上位机向存储模块发送自毁后解锁指令；存储模块获取指令进行内部数据解锁读写处理本发明在上位机发起数据自毁流程以后，通过对存储模块供电电源的切换，使得存储模块即使上位机工作供电受到破坏时，也能顺利销毁数据。
一种供电存储模块数据自毁方法

[发明专利]一种数据文件存储方法和装置-CN202010205060.2有效
发明人：林文肃 -专利权人：深圳市凯沃尔电子有限公司
申请日： 2020-03-20 - 公布日： 2023-07-14 - 主分类号： G06F16/16 文献下载
摘要：本发明实施例涉及一种数据文件存储方法和装置，所述方法包括：设置数据存储指令；根据索引文件名称在本地的存储载体中执行文件查找操作生成文件句柄标识符；当文件句柄标识符不为空时设置索引文件；当数据存储指令为数据文件创建指令时，在存储载体中执行数据文件创建操作生成数据文件存储结构，并对数据文件存储结构执行数据文件设置操作，再对索引文件执行索引文件记录添加操作生成数据存储指令状态；当数据存储指令为数据文件删除指令时，在存储载体中执行数据文件删除操作，并执行索引文件记录删除操作生成数据存储指令状态；当数据存储指令状态为指令执行成功时，设置数据存储指令为空。
一种数据文件存储方法装置

[发明专利]处理输入/输出存储指令-CN202080011206.8在审
发明人： C·莱施;M·克雷默;F·莱纳特;M·克莱纳;J·布拉德伯里;C·雅各比;B·贝尔马;P·德里费尔 -专利权人：国际商业机器公司
申请日： 2020-01-14 - 公布日： 2021-09-07 - 主分类号： G06F9/30 文献下载
摘要：用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括经由输入/输出总线控制器(20)通信地耦合到至少一个输入/输出总线(22)的系统嵌套(18)。系统嵌套(18)被配置以异步地从通信地耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。
处理输入输出存储指令

[发明专利]处理输入/输出存储指令-CN202080011289.0在审
发明人： C·莱施;M·克雷默;F·莱纳特;M·克莱纳;J·布拉德伯里;C·雅各比;B·贝尔马;P·德里费尔 -专利权人：国际商业机器公司
申请日： 2020-01-14 - 公布日： 2021-09-07 - 主分类号： G06F9/30 文献下载
摘要：用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)通信地耦合到至少一个输入/输出总线(22)的系统嵌套(18)。系统嵌套(18)被配置以异步地从通信地耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。
处理输入输出存储指令

[发明专利]处理输入/输出存储指令-CN202080011699.5在审
发明人： C·莱施;M·克雷默;F·莱纳特;M·克莱纳;J·布拉德伯里;C·雅各比;P·德里费尔;B·贝尔马 -专利权人：国际商业机器公司
申请日： 2020-01-14 - 公布日： 2021-09-07 - 主分类号： G06F9/30 文献下载
摘要：用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。系统嵌套(18)被配置以异步地从耦合到输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。
处理输入输出存储指令

[发明专利]处理输入/输出存储指令-CN202080011704.2在审
发明人： C·莱施;M·克雷默;F·莱纳特;M·克莱纳;J·布拉德伯里;C·雅各比;B·贝尔马;P·德里费尔 -专利权人：国际商业机器公司
申请日： 2020-01-16 - 公布日： 2021-09-07 - 主分类号： G06F13/10 文献下载
摘要：用于处理输入/输出存储指令(30)的数据处理系统(210)和方法，包括通过输入/输出总线控制器(20)耦合到至少一个输入/输出总线(22)的系统嵌套(18)。系统嵌套(18)被配置以异步地从至少一个外部设备(214)加载数据和/或将数据存储到该至少一个外部设备。数据处理单元(216)被配置以在系统嵌套(18)中输入/输出存储指令(30)的执行完成之前完成输入/输出存储指令(30)。
处理输入输出存储指令

[发明专利]存储器访问指令-CN201680059729.3有效
发明人：詹森·帕克;理查德·罗伊·格里森斯怀特 -专利权人： ARM有限公司
申请日： 2016-09-06 - 公布日： 2022-07-12 - 主分类号： G06F9/30 文献下载
摘要：数据处理系统(2)包括指令解码器(10)，其对受保护的存储器访问指令(LDR/STR)和较少保护的存储器访问指令(LDNPR/STNPR)进行解码以生成用于控制加载存储单元(12)的控制信号。较少保护的存储器访问指令和与受保护的存储器访问指令相比较少限制的存储器访问条件相关联。作为示例，可以使用较少保护的存储器访问指令来访问共享存储器区域(26、28)，而受保护的存储器访问指令可不被用于访问这样的共享区域。相反，较少保护的存储器访问指令可不被用于访问专用存储器区域(30、32、34)。
存储器访问指令

[发明专利]命令处理器、相关装置和方法-CN202111084794.0在审
发明人：肖德宇;林英姿 -专利权人：平头哥（上海）半导体技术有限公司
申请日： 2021-09-16 - 公布日： 2022-01-28 - 主分类号： G06F9/38 文献下载
摘要：该命令处理器用于将指令队列分配给指令执行单元执行，指令队列预先分段存储在命令处理器以外的多个存储区域，命令处理器包括：第一缓冲单元，用于存储从第一存储区域取回的第一指令流，第一指令流包括指令队列的一个指令段和指向其它指令段存储区域的指针；第一预取单元，用于分析第一缓冲单元内存储的第一指令流，并根据第一指令流内一个或多个指针的顺序读取各指针所指向指令段的存储区域以取回一个或多个第二指令流。本公开优化了指令的读取机制，使得指令预先的存储空间具备灵活性并提高了指令从所述存储空间读出的速度。
命令处理器相关装置方法

[发明专利]在块原子数据流架构中提供存储器相依性预测-CN201780056834.6有效
发明人：何辰瀚;G·M·赖特 -专利权人：高通股份有限公司
申请日： 2017-08-22 - 公布日： 2023-01-24 - 主分类号： G06F9/38 文献下载
摘要：本发明公开在块原子数据流架构中提供存储器相依性预测。在一个方面中，提供一种存储器相依性预测电路。所述存储器相依性预测电路包括配置成存储多个预测器表条目的预测器表，所述预测器表条目各自包括存储指令标识符、块达到组和加载组。使用这一数据，所述存储器相依性预测电路在通过执行管道提取指令块后确定所述指令块是否含有达到相依加载指令的存储指令。如果是，那么将所述存储指令标记为具有待唤醒的相依加载指令。在一些方面，所述存储器相依性预测电路配置成确定所述指令块是否含有由存储指令达到的相依加载指令。如果是，那么所述存储器相依性预测电路延迟所述相依加载指令的执行。
原子数据流架构提供存储器相依预测

[发明专利]处理器程序的测试方法和装置-CN201610620616.8有效
发明人：陈博文 -专利权人：龙芯中科技术有限公司
申请日： 2016-07-29 - 公布日： 2020-07-28 - 主分类号： G06F11/36 文献下载
摘要：本发明提供一种处理器程序的测试方法和装置，用于获取对处理器程序进行测试的测试指令序列以及测试指令序列的预期结果序列，测试指令序列存储于处理器的内存空间，该方法包括：获取当前指令地址，当前指令地址为内存中的地址；判断当前指令地址是否为已存储任一测试指令的已存储指令地址，测试指令为待测试的处理器程序所支持的指令；若当前指令地址为已存储指令地址，则执行当前指令地址中存储的测试指令，并将当前指令地址中存储的测试指令的执行结果加入预期结果序列本发明的方法能够使得测试处理器程序的测试指令序列能够重复执行以及包含不确定结果指令时提高测试效率。
处理器程序测试方法装置