“外围电路器件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2031363个，建议您升级VIP下载更多相关专利

[发明专利]器件兼容电路、控制方法和电子设备-CN202210384707.1在审
发明人：赵红玉;赵楠;马雷 -专利权人：荣耀终端有限公司
申请日： 2022-04-13 - 公布日： 2022-12-30 - 主分类号： G06F13/40 文献下载
摘要：本申请公开了一种器件兼容电路、控制方法和电子设备，涉及硬件电路设计领域，用于兼容不同型号的器件。器件兼容电路包括：控制器、目标器件、选择电路、第一外围电路以及第二外围电路，目标器件通过选择电路耦合至第一外围电路和第二外围电路，第一外围电路用于支持第一型号的目标器件的工作，第二外围电路用于支持第二型号的目标器件的工作；控制器用于：从目标器件获取目标器件的型号信息；根据型号信息，控制选择电路选择第一外围电路或第二外围电路与目标器件电连接。
器件兼容电路控制方法电子设备

[发明专利]一种测试芯片中外围电路的设计方法及其测试芯片-CN202111501691.X在审
发明人：蓝帆;潘伟伟;杨慎知;郑勇军 -专利权人：杭州广立微电子股份有限公司
申请日： 2021-12-09 - 公布日： 2022-05-13 - 主分类号： G01R31/319 文献下载
摘要：本发明提供一种测试芯片中外围电路的设计方法，包括：获取测试芯片中器件的器件阵列信息、以及器件中选定的待测器件信息；确定用于摆放外围电路的外围电路区域；基于器件阵列的边缘行或/和边缘列设计外围电路；在外围电路区域，为位于边缘行或/和边缘列中的待测器件配置对应的外围电路单元，通过连接线将待测器件与对应的外围电路单元相连形成外围电路。该技术方案有益效果在于，该方法结合考虑器件阵列和外围电路单元进行协同规划，以优化外围电路的摆放设计，能在不影响外围电路的功能和性能的基础上，提升测试芯片的器件密度。还提供一种测试芯片。
一种测试芯片外围电路设计方法及其

[实用新型]一种便携式仪器的故障节能装置-CN201520667536.9有效
发明人：樊巧玲;王金龙;王艳;舒晴;高维;段乐颖;尹航 -专利权人：中国国土资源航空物探遥感中心
申请日： 2015-08-31 - 公布日： 2015-12-30 - 主分类号： G05F1/56 文献下载
摘要：本实用新型公开了一种便携式仪器的故障节能装置，该故障节能装置设置于便携式仪器内部，包括：单片机供电电路、外围器件供电电路、单片机电路、外围器件电路；单片机供电电路及外围器件供电电路接入6V外部电源，单片机电路连接单片机供电电路、外围器件供电电路及外围器件电路，外围器件供电电路连接外围器件电路；当仪器出现测量数据超出正常范围等故障时，可以通过外围器件的液晶模块显示故障信息，如果在连续一定次数的数据采样中都检测到故障，可以控制切断外围器件的供电，这时只有单片机及单片机供电电路消耗电池电流，大大减小了电池的放电电流，延长了电池使用时间，节省了能源。
一种便携式仪器故障节能装置

[实用新型]堆叠形式的手机主板-CN201320761093.0有效
发明人：杨旭东;文林;杨国昌 -专利权人：上海与德通讯技术有限公司
申请日： 2013-11-27 - 公布日： 2014-06-11 - 主分类号： H04M1/02 文献下载
摘要：本实用新型涉及一种堆叠形式的手机主板，包含预设有导电线路的印刷电路板、分布在印刷电路板上安装有弹片的外围器件，印刷电路板在对应外围器件的位置开设与外围器件形状相适配的贯穿孔，外围器件设置在贯穿孔内；其中，外围器件的弹片安装部从贯穿孔延伸到印刷电路板的背面。另外弹片包含一个焊盘和一个与外围器件进行安装的连接部，弹片的焊盘直接焊接在印刷电路板的背面，而弹片的连接部与外围器件的弹片安装部进行配合连接。同现有技术相比，通过利用印刷电路板本身的厚度，从而使得绝大部分的外围器件是嵌入在印刷电路板内的，以此对整块主板的厚度进行有效的控制，使得整块主板的厚度大大降低，从而实现超薄手机的制作需求。
堆叠形式手机主板

[发明专利]半导体存储器件-CN200610005014.8有效
发明人：任普托;金秀连;孙钟弼;韩公钦 -专利权人：三星电子株式会社
申请日： 2006-01-18 - 公布日： 2006-08-30 - 主分类号： H01L27/105 文献下载
摘要：本发明涉及一种半导体存储器件，包括：单元区域，其包括多个单位存储单元；以及外围电路区域，所述外围电路区域包括用于操作所述多个存储单元的多个外围电路器件以及在伪电路图案区域与至少一个外围电路器件相邻地形成的至少一个操作电容器
半导体存储器件

[发明专利]非易失性存储器件及其制造方法-CN201110265429.X有效
发明人：安正烈 -专利权人：海力士半导体有限公司
申请日： 2011-09-08 - 公布日： 2012-07-11 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开了一种制造非易失性存储器件的方法，所述方法包括以下步骤：提供衬底，所述衬底包括要形成多个存储器单元的单元区以及要形成多个外围电路器件的外围电路区；形成垂直于单元区的衬底而层叠的存储器单元；以及在存储器单元之上形成用于形成选择晶体管的栅电极的第一导电层，并在外围电路区中形成所述第一导电层，其中，外围电路区中的所述第一导电层起到作为外围电路器件中的至少一个外围电路器件的电阻体的作用。
非易失性存储器及其制造方法

[发明专利]三维存储结构制作方法、存储结构、存储器及电子设备-CN201711185087.4有效
发明人：霍宗亮;余德钦;周文斌;高永辉 -专利权人：长江存储科技有限责任公司
申请日： 2017-11-23 - 公布日： 2021-02-26 - 主分类号： H01L21/3105 文献下载
摘要：其中，所述三维存储结构制作方法，包括：在衬底上确定核心器件区和外围电路区；在所述核心器件区形成三维存储器件；全面形成第一隔离层；对所述第一隔离层进行全面平坦化，使平坦化后的核心器件区的顶面与外围电路区的顶面持平；在所述外围电路区形成外围电路。本发明提供的三维存储结构制作方法，可以避免三维存储器件制程中的热处理过程对外围电路的不良影响，从而可以有效提高外围电路器件电性能及产品良率，同时可以避免三维存储器件的制造过程中引入的等离子体气体扩散进入外围电路
三维存储结构制作方法存储器电子设备

[发明专利]系统级封装方法及封装结构-CN202310146957.6在审
发明人：刘辉;沈鹏飞 -专利权人：通富微电子股份有限公司
申请日： 2023-02-21 - 公布日： 2023-07-07 - 主分类号： H01L21/56 文献下载
摘要：本公开实施例提供一种系统级封装方法及封装结构，该方法包括：提供封装载板、光学器件、外围电路贴装器件和外围电路芯片；将光学器件、外围电路贴装器件和外围电路芯片固定于封装载板；将光学器件和外围电路芯片分别与封装载板进行电气互连；在封装载板朝向光学器件的一侧且对应光学器件位置处形成透明塑封体，透明塑封体包裹光学器件；在封装载板朝向光学器件的一侧，且在透明塑封体以外的区域形成黑色塑封体，黑色塑封体包裹透明塑封体，以形成封装体；黑色塑封体的高度不高于透明塑封体的高度本方法提高了封装结构的可靠性、减小封装尺寸、使光学器件更好聚光、实现多个光学器件集成，且保证不同的光学器件可接收不同类型的光、减小翘曲。
系统封装方法结构

[发明专利]半导体器件-CN201410798449.7有效
发明人：山道新太郎;中村笃;伊藤雅之;田冈直人;森健太朗 -专利权人：瑞萨电子株式会社
申请日： 2014-12-18 - 公布日： 2015-06-24 - 主分类号： H01L27/115 文献下载
摘要：本发明涉及改善半导体集成电路器件的性能。半导体器件具有安装在布线基板上的外围电路芯片以及逻辑芯片。布线基板和外围电路芯片电连接，且外围电路芯片和逻辑芯片电连接。外围电路芯片包括第一外围电路，电源控制器，温度传感器以及第一RAM。逻辑芯片包括CPU，第二外围电路以及第二RAM。第一外围电路和第一RAM根据第一工艺规则制造。CPU，第二外围电路和第二RAM根据比第一工艺规则精细的第二工艺规则制造。
半导体器件

[发明专利]基于I2C总线的通信电路及调试方法-CN201810125084.X有效
发明人：刘伟 -专利权人：广州视源电子科技股份有限公司;广州视睿电子科技有限公司
申请日： 2018-02-07 - 公布日： 2021-05-28 - 主分类号： H04L29/12 文献下载
摘要：本发明公开了一种基于I2C总线的通信电路及调试方法，该电路包括主器件和转换I2C装置，主器件和转换I2C装置均设置有I2C接口和转换接口，主器件的I2C接口用于连接第一外围器件，主器件的转换接口与转换I2C装置的转换接口连接，转换I2C装置的I2C接口用于连接第二外围器件；当连接在同一路I2C总线的第一外围器件和第二外围器件地址冲突时，通过引入转换I2C装置，将非I2C协议数据与I2C协议数据进行转换，实现主器件和第二外围器件间的数据双向传输，解决了第一外围器件和第二外围器件的12C地址冲突的问题，无需将冲突的外围器件调整到其他12C总线上，提高软硬件的平稳性；同时电路结构简单，成本较低。
基于 i2c 总线通信电路调试方法

[发明专利]一种电压处理电路、方法及计算机可读存储介质-CN202210901278.0在审
发明人：石宝平;曾维;刘志刚 -专利权人：飞腾信息技术有限公司;飞腾技术（广州）有限公司
申请日： 2022-07-28 - 公布日： 2022-12-02 - 主分类号： G06F1/26 文献下载
摘要：本申请提供一种电压处理电路、方法及计算机可读存储介质，应用于计算机技术领域，该电路包括处理器和电压切换电路，电压切换电路的供电端口经第一电源端口与处理器的通信端口相连，而处理器的通信端口又与外围器件的通信端口相连，为外围器件的通信端口提供工作电压，基于这一连接关系，电压切换电路只要输出与外围器件的端口工作电压匹配的工作电压，不仅可以满足外围器件的端口对于工作电压的要求，同时，还可以确保处理器与外围器件的通信端口之间的工作电压相互匹配，进而满足数据传输要求，因此，本申请以电压切换电路取代现有技术中使用的电平转换芯片，可以有效简化处理器的外围电路的复杂度，有助于降低系统整体成本。
一种电压处理电路方法计算机可读存储介质

[发明专利]一种半导体器件及其制造方法-CN202110342842.5在审
发明人：姚兰 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-30 - 公布日： 2021-07-09 - 主分类号： H01L27/11524 文献下载
摘要：本申请提供一种半导体器件及其制造方法，半导体器件可以包括衬底，以及衬底上的外围电路和存储单元，存储单元中的氢元素高于外围电路中的氢元素，外围电路和存储单元之间利用隔离层隔开，隔离层包括第一介质层、导体层和第二介质层的叠层，这样隔离层可以阻止存储单元中的氢元素向外围电路中扩散，保护外围电路的性能不受氢元素影响，提高了器件性能。
一种半导体器件及其制造方法

[发明专利]与三维存储器器件集成的无源器件-CN201680016914.4有效
发明人： M.尼西卡瓦;R.洪马;T.米瓦;M.马茨莫托;Y.米祖塔尼;H.科凯茨;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-06-09 - 公布日： 2020-03-31 - 主分类号： H01L23/64 文献下载
摘要：三维存储器器件，包含含有多个非易失性存储器器件的存储器器件区域、含有有源驱动器电路器件的外围器件区域以及外围器件区域和存储器器件区域之间的阶梯表面区域，阶梯表面区域含有多个无源驱动器电路器件。
三维存储器器件集成无源

[发明专利]一种外围电路及三维存储器-CN202010282845.X有效
发明人：许文山;刘威 -专利权人：长江存储科技有限责任公司
申请日： 2020-04-08 - 公布日： 2021-07-20 - 主分类号： H01L27/11519 文献下载
摘要：本申请提供一种外围电路及三维存储器。所述外围电路包括多个阵列排列的半导体器件，在所述外围电路的第二方向上间隔排列的相邻所述半导体器件之间设有底部隔离，以实现相邻所述半导体器件的电隔离，在所述外围电路的第一方向上间隔排列的相邻两排所述半导体器件之间设有连接结构，所述第一方向和所述第二方向垂直，所述连接结构用于连接所述第二方向上相邻所述半导体器件的第一类型阱区。本申请提供的外围电路解决了现有技术中的外围电路一个区域的场效应晶体管之间不能共享一个区域的阱区连接的问题。
一种外围电路三维存储器

[发明专利]NROM器件及其制作方法-CN200810112512.1无效
发明人：鲍震雷;宋立军 -专利权人：中芯国际集成电路制造(北京)有限公司
申请日： 2008-05-23 - 公布日： 2009-11-25 - 主分类号： H01L21/8247 文献下载
摘要：一种NROM器件及其制作方法。所述NROM器件的制作方法包括：提供具有氧化硅-氮化硅-氧化硅三层结构的半导体衬底；在所述三层结构表面形成第一多晶硅层；蚀刻所述第一多晶硅层，以划分存储单元区域和外围电路区域；去除所述外围电路区域的三层结构；对所述存储单元区域和外围电路区域预清洗；在所述外围电路区域形成栅氧化层；在所述外围电路区域的栅氧化层上形成第二多晶硅层。所述NROM器件及其制作方法能避免预清洗影响NROM器件性能，降低了预清洗工艺的控制难度，减小了NROM器件的尺寸。
nrom 器件及其制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条