“可逆逻辑 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果167182个，建议您升级VIP下载更多相关专利

[发明专利]一种逻辑功能可配置的可逆触发器及其配置方法-CN201811432160.8有效
发明人：王伦耀;张莹;储著飞;夏银水 -专利权人：宁波大学
申请日： 2018-11-28 - 公布日： 2022-12-20 - 主分类号： H03K3/037 文献下载
摘要：本发明公开了一种逻辑功能可配置的可逆触发器及其配置方法，该可逆触发器包括7个均只有1位目标位的Toffoli可逆逻辑门和4个Fredkin可逆逻辑门，由4个5位Toffoli可逆逻辑门串联构成逻辑功能配置电路，受时钟信号控制且由2个2位Toffoli可逆逻辑门和2个Fredkin可逆逻辑门构成边沿采样与存储电路，受异步置数控制信号控制且由另2个Fredkin可逆逻辑门构成异步置数电路，由剩余1个2位Toffoli可逆逻辑门构成逻辑取反电路；在逻辑功能配置电路中设置4根控制位线，通过将每根控制位线与4个5位Toffoli可逆逻辑门各自对应控制位的连接状态配置成导通或断开状态，可使得该可逆触发器分别具有D触发器、T触发器和JK触发器的逻辑功能。
一种逻辑功能配置可逆触发器及其方法

[发明专利]三位可逆三值-二值逻辑转换器-CN201210107595.1有效
发明人：管致锦;徐明强;程学云;张海豹;鲁灿钢 -专利权人：南通大学
申请日： 2012-04-13 - 公布日： 2012-08-01 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种三位可逆三值-二值转换电路。本发明使用三值可逆逻辑门和二值可逆逻辑门构造出可逆三值-二值转换器（TBC）和可逆逻辑减一转换器（MC），并在此基础上将上述可逆逻辑部件级联，构造出基于可逆逻辑的三位三值-二值转换器。本发明是一种基于可逆逻辑的三位三值-二值转换器，在完成三值-二值逻辑转换的同时，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。
三位可逆逻辑转换器

[发明专利]一种基于可逆逻辑的算术逻辑单元ALU-CN201010107130.7有效
发明人：聂志浪;管致锦;陶涛;李三换;李珏宇 -专利权人：南通大学
申请日： 2010-02-09 - 公布日： 2010-08-11 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种基于可逆逻辑的算术/逻辑单元ALU，该单元包括若干个可逆函数发生器和若干个可逆可控单元，若干个可逆函数发生器对原始输入数据进行第一次运算，再利用若干个可逆可控单元进行第二次运算，若干个可逆函数发生器和若干个可逆可控单元通过若干个Toffoli门级联，由此级联构成可运算任意bit位的可逆算术/逻辑单元级联。本发明的ALU可以实现16种逻辑运算，其中包括重要的逻辑与、逻辑或、逻辑非和逻辑异或等、另外实现16中算术运算，其中包括重要的加法、减法等。该基于可逆逻辑的算术/逻辑单元无论从其包含的部件还是整体上来看，都是一个可逆的体系，而且最大程度的减少逻辑门数和垃圾输出数，降低了电路单元设计的功耗以及实现电路所用的代价。
一种基于可逆逻辑算术单元 alu

[发明专利]一种基于可逆逻辑门的DES加密系统的控制单元设计方法-CN200910031129.8无效
发明人：朱文颖;管致锦;倪丽惠 -专利权人：朱文颖;管致锦;倪丽惠
申请日： 2009-04-28 - 公布日： 2009-09-30 - 主分类号： H04L9/06 文献下载
摘要：本发明涉及一种低功耗DES加密系统的基于可逆逻辑门的控制单元，本发明利用Fredkin门和Feynman门的级联构造了一种基于可逆逻辑门的可逆T触发器，并基于可逆T触发器和Toffoli门构造了可逆计数器，在上述基础上，构造了DES加密系统的基于可逆逻辑门的控制单元。由于本申请对DES加密系统中控制单元的主要器件进行了基于可逆逻辑门的可逆设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。
一种基于可逆逻辑 des 加密系统控制单元设计方法

[发明专利]一种可逆逻辑电路及其操作方法-CN201910145406.1有效
发明人：李祎;程龙;缪向水 -专利权人：华中科技大学
申请日： 2019-02-27 - 公布日： 2020-08-04 - 主分类号： H03K19/00 文献下载
摘要：本发明公开了一种可逆逻辑电路及其操作方法，逻辑电路包括阻变单元、字线和位线，字线和位线相互垂直，阻变单元的正极与字线相连，作为第一输入端用于施加逻辑操作电压或者接地，阻变单元的负极与位线相连，作为第二输入端用于施加逻辑操作电压或者接地进行可逆逻辑操作时，阻变单元四级电阻态作为逻辑输出，可实现单输入NOT和二输入C‑NOT可逆逻辑功能。本发明仅利用一个阻变单元实现了单输入和二输入可逆逻辑功能，所需器件数少，操作简单，为可逆逻辑的实现提供了备选方案；同时逻辑运算结果直接非易失地存储在阻变单元的电阻状态中，实现了存储与计算的融合。
一种可逆逻辑电路及其操作方法

[发明专利]一种基于可逆逻辑门的DES加密系统的运算单元设计方法-CN200910031130.0无效
发明人：管致锦;朱文颖;倪丽惠 -专利权人：南通大学
申请日： 2009-04-28 - 公布日： 2009-09-30 - 主分类号： H03K3/037 文献下载
摘要：本发明涉及一种低功耗DES加密系统的基于可逆逻辑门的运算单元，本发明利用Fredkin门和Feynman门的级联构造了一种基于可逆逻辑门的可逆D触发器、可逆移位寄存器，在此基础上，构造了DES加密系统的运算单元的可逆设计由于本申请对DES加密系统中运算单元的主要器件进行了基于可逆逻辑门的设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。
一种基于可逆逻辑 des 加密系统运算单元设计方法

[发明专利]一种基于可逆逻辑门的DES加密系统的密钥单元设计方法-CN200910031131.5无效
发明人：朱文颖;管致锦;倪丽惠 -专利权人：南通大学
申请日： 2009-04-28 - 公布日： 2009-09-30 - 主分类号： H03K19/173 文献下载
摘要：本发明涉及一种基于可逆逻辑门的低功耗DES加密系统的密钥单元。本发明利用Fredkin门和Feynman门的级联构造了一种基于可逆逻辑门的四选一数据选择器、可逆D触发器，在此基础上，构造了一种双向移位寄存器的可逆电路，最后，实现了DES加密系统的密钥单元的可逆设计由于本申请对DES加密系统中密钥单元的主要器件进行了基于可逆逻辑门的可逆设计，避免了系统中因逻辑信息位的丢失产生的能量损失，减少了系统能耗。
一种基于可逆逻辑 des 加密系统密钥单元设计方法

[发明专利]一种逻辑功能可配置的可逆单边沿触发器-CN202110055768.9有效
发明人：王伦耀;吴钰;夏银水;储著飞 -专利权人：宁波大学
申请日： 2021-01-15 - 公布日： 2022-03-29 - 主分类号： H03K3/012 文献下载
摘要：本发明公开了一种逻辑功能可配置的可逆单边沿触发器，其由3个Feynman可逆逻辑门和5个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、控制信号输入端、第一数据输入端、第二数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端，以及异步置数使能信号输出端、控制信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、第四垃圾位输出端、2个用于输出时钟信号或逻辑低电平信号的信号输出端；优点是其具有异步置数功能，且在不改变电路的内部结构情况下，能够实现可逆单边沿D触发器、可逆单边沿T触发器或者可逆单边沿JK触发器的逻辑功能
一种逻辑功能配置可逆边沿触发器

[发明专利]一种逻辑功能可配置的可逆双边沿触发器-CN202110055762.1有效
发明人：王伦耀;吴钰;储著飞;夏银水 -专利权人：宁波大学
申请日： 2021-01-15 - 公布日： 2022-03-29 - 主分类号： H03K3/037 文献下载
摘要：本发明公开了一种逻辑功能可配置的可逆双边沿触发器，其由5个Feynman可逆逻辑门和7个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、控制信号输入端、第一数据输入端、第二数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端、第四逻辑低电平输入端，以及异步置数使能信号输出端、控制信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、第四垃圾位输出端、第五垃圾位输出端、第六垃圾位输出端、第七垃圾位输出端；优点是其具有异步置数功能，且能够实现可逆双边沿D触发器、可逆双边沿T触发器或者可逆双边沿JK触发器的逻辑功能。
一种逻辑功能配置可逆双边触发器

[发明专利]一种基于可逆逻辑的数据传输错误在线检测与自纠正电路-CN201110411395.0无效
发明人：王友仁;张培喜;周影辉 -专利权人：南京航空航天大学
申请日： 2011-12-12 - 公布日： 2012-06-27 - 主分类号： H03M13/05 文献下载
摘要：本发明公开了一种基于可逆逻辑的数据传输错误在线检测与自纠正电路，其特征在于，包括数据发送电路、错误检测电路和错误纠正电路，待处理输入信号依次经过所述的数据发送电路、错误检测电路和错误纠正电路处理得到修正信号本发明的基于可逆逻辑的数据传输错误在线检测与自纠正电路中进行了基于可逆逻辑门的可逆设计，在错误检测和自纠正的过程中符合实时性的要求，而且利用可逆逻辑门进行可逆计算避免了由于不可逆计算导致信息位的擦除，降低了能耗
一种基于可逆逻辑数据传输错误在线检测纠正电路

[发明专利]一种可异步置数的可逆单边沿JK触发器-CN202110054645.3有效
发明人：吴钰;王伦耀;夏银水;储著飞 -专利权人：宁波大学
申请日： 2021-01-15 - 公布日： 2022-03-29 - 主分类号： H03K19/0175 文献下载
摘要：本发明公开了一种可异步置数的可逆单边沿JK触发器，其由1个NOT可逆逻辑门、2个Feynman可逆逻辑门和5个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、第一数据输入端、第二数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端，以及异步置数使能信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、第四垃圾位输出端、2个用于输出时钟信号或逻辑低电平信号的信号输出端；优点是其具有单边沿JK触发器功能，且具有异步置数功能，有利于使可逆时序逻辑电路在异步置数后从确定的初始状态运行或从错误状态回到可以控制的确定状态。
一种异步可逆边沿 jk 触发器

[发明专利]一种基于可逆逻辑的16比特进位选择加法器-CN201210517924.X有效
发明人：庞宇;王骏超 -专利权人：重庆邮电大学
申请日： 2012-12-06 - 公布日： 2013-02-20 - 主分类号： G06F7/506 文献下载
摘要：本发明公开一种可逆逻辑进位选择加法器，涉及微电子技术领域。与传统的逐位加法器不同，本发明使用可逆逻辑的设计方法，来实现16比特的进位选择加法器。同时，可逆逻辑能够在保证器件运算功能的前提条件下减少能量损耗。本发明对全加器进行可逆逻辑设计，使其在保证器件逻辑计算功能正确的条件下，大幅度减小器件的功耗。
一种基于可逆逻辑 16 比特进位选择加法器

[发明专利]一种基于忆阻器的可逆逻辑电路及操作方法-CN201910999035.3在审
发明人：李祎;王卓睿;缪向水 -专利权人：华中科技大学
申请日： 2019-10-21 - 公布日： 2020-02-07 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于忆阻器的可逆逻辑电路及操作方法，可逆逻辑电路包括n个忆阻器M
忆阻器字线定值电阻可逆逻辑可逆网络控制线位线电路逻辑计算结果能级可逆逻辑门计算网络实时存储下电极写操作电极功耗构建算法阻态存储架构施加融合应用

[发明专利]一种可异步置数的可逆双边沿JK触发器-CN202110055801.8有效
发明人：吴钰;王伦耀;储著飞;夏银水 -专利权人：宁波大学
申请日： 2021-01-15 - 公布日： 2022-03-29 - 主分类号： H03K3/012 文献下载
摘要：本发明公开了一种可异步置数的可逆双边沿JK触发器，其由1个NOT可逆逻辑门、4个Feynman可逆逻辑门和7个Fredkin可逆逻辑门构成，具有异步置数使能信号输入端、时钟信号输入端、第一数据输入端、第二数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端、第四逻辑低电平输入端，以及异步置数使能信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、第四垃圾位输出端、第五垃圾位输出端、第六垃圾位输出端、第七垃圾位输出端；优点是具有双边沿JK触发器功能，且具有异步置数功能，使可逆时序逻辑电路在异步置数后从确定的初始状态运行或从错误状态回到可以控制的确定状态
一种异步可逆双边 jk 触发器

[发明专利]一种可异步置数的可逆单边沿T触发器-CN202110055794.1有效
发明人：吴钰;王伦耀;夏银水;储著飞 -专利权人：宁波大学
申请日： 2021-01-15 - 公布日： 2022-03-29 - 主分类号： H03K3/012 文献下载
摘要：本发明公开了一种可异步置数的可逆单边沿T触发器，其由3个Feynman可逆逻辑门和4个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端，以及异步置数使能信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、2个用于输出时钟信号或逻辑低电平信号的信号输出端；优点是其具有单边沿T触发器功能，且具有异步置数功能，有利于使可逆时序逻辑电路在异步置数后从确定的初始状态运行或从错误状态回到可以控制的确定状态。
一种异步可逆边沿触发器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条