“内部时钟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5468755个，建议您升级VIP下载更多相关专利

[发明专利]内部时钟信令-CN202211066110.9在审
发明人：于亮;L·皮洛利;B·约里奥 -专利权人：美光科技公司
申请日： 2022-09-01 - 公布日： 2023-03-07 - 主分类号： G11C16/04 文献下载
摘要：本申请涉及内部时钟信令。一种方法包含在与存储器装置的多个存储器裸片当中的相应存储器裸片相关联的多个就绪/忙碌引脚R/B#当中选择特定的R/B#引脚。所述方法进一步包含在所述特定的R/B#引脚被设定为低的同时，通过所述多个存储器裸片当中的至少一个存储器裸片来接收指示存储器存取的执行的信令；以及在接收到指示所述存储器存取的执行的所述信令之后，起始内部定时信号，其中所述内部定时信号与由所述多个存储器裸片执行的操作的时序相关联。
内部时钟

[发明专利]内部时钟门控装置-CN201110317859.1有效
发明人：刘祈麟;邹宗成;林洋绪;陆晓文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-10-18 - 公布日： 2012-11-28 - 主分类号： G06F1/04 文献下载
摘要：内部时钟门控装置包括：静态逻辑模块和多米诺逻辑模块。将静态逻辑模块配置为接收时钟信号和时钟使能信号。将多米诺逻辑模块配置为从静态逻辑模块的输出接收时钟信号和控制信号。状态逻辑模块和多米诺逻辑模块进一步被配置为，使得当时钟使能信号具有逻辑高状态时，多米诺逻辑模块的输出生成相位与时钟信号类似的信号。另一方面，当时钟使能信号具有逻辑低状态时，多米诺逻辑模块的输出生成逻辑低信号。此外，静态逻辑模块和多米诺逻辑模块可以分别减少内部时钟门控装置的设置时间和延迟时间。
内部时钟门控装置

[发明专利]内部时钟发生电路-CN201710734849.5有效
发明人：张圣泉;金庚焕;金东均 -专利权人：爱思开海力士有限公司
申请日： 2017-08-24 - 公布日： 2021-12-31 - 主分类号： G11C7/22 文献下载
摘要：一种内部时钟发生电路包括内插时钟发生电路和锁定时钟发生电路。内插时钟发生电路响应于开关控制信号和电流控制信号来从分频时钟信号产生内插时钟信号。锁定时钟发生电路包括振荡器，并且从内插时钟信号产生用于产生内部时钟信号的锁定时钟信号。
内部时钟发生电路

[发明专利]以数据信号生成内部时钟信号的内部时钟生成电路和方法-CN201110028884.8有效
发明人：南帐镇;全龙源 -专利权人： (株)提尔爱
申请日： 2011-01-26 - 公布日： 2011-08-24 - 主分类号： H03L7/06 文献下载
摘要：本发明公开了以数据信号生成内部时钟信号的内部时钟生成电路和方法。该内部时钟生成电路包括：转变检测块，其用于检测数据信号中的转变并生成数据转变信息；和内部时钟生成块，其在周期确认模式中在检测数据信号的单位周期时生成并存储周期数字数据。在该内部时钟生成电路中，无需外部时钟信号就可以生成内部时钟信号，使得可以利用简单的结构来实现内部时钟生成电路。另外，不需要额外的锁定时间来锁定额外的时钟信号，使得提高了内部时钟生成电路的操作速度。内部时钟信号取决于数据信号，使得容易地控制数据的设置和保持。
数据信号生成内部时钟电路方法

[发明专利]内部时钟脉冲发生装置-CN97102698.X无效
发明人：铃木弘明 -专利权人：三菱电机株式会社
申请日： 1997-02-27 - 公布日： 2003-04-02 - 主分类号： G06F1/04 文献下载
摘要：本发明提供了一种生成时钟脉冲的周期和组合电路的延迟时间之差小的内部时钟脉冲发生装置。供给时钟脉冲的电路中包含的组合电路包括成为关键路径的5个模拟信号处理部。生成周期中含有模拟信号处理部D1′～D5′的输入输出之间的延迟最大值的时钟脉冲。因此即使输入时钟脉冲的电路的关键路径变化、组合电路的延迟时间增减，但由于时钟脉冲的周期也与此对应地增减，所以时钟脉冲的周期和组合电路的延迟时间之差变小。
内部时钟脉冲发生装置

[发明专利]一种时钟芯片内部时钟精度校正方法-CN202311182667.3在审
发明人：蔡钦洪;蔡荣洪 -专利权人：深圳扬兴科技有限公司
申请日： 2023-09-14 - 公布日： 2023-10-20 - 主分类号： G06F1/08 文献下载
摘要：本发明涉及数据处理技术领域，具体涉及一种时钟芯片内部时钟精度校正方法，该方法包括：获取时钟芯片内的时钟每个时间周期的时钟误差指标；根据所述时钟误差指标和标准时钟频率确定每个时间周期的校正系数；确定校正系数的理想波动范围对理想波动范围进行调整，并更新待调整的时间周期的校正系数；根据更新后的时间周期的校正系数与历史时间段内时间周期的校正系数之间的差异情况，对时间周期进行更新；根据更新后的时间周期和更新后的待调整的时间周期的校正系数对时钟芯片内部时钟进行校正本发明使得时钟芯片的全局时钟校正的准确度较高。
一种时钟芯片内部精度校正方法

[发明专利]内部时钟与实时时钟同步的系统与方法-CN200510034796.3无效
发明人：叶承溱 -专利权人：佛山市顺德区顺达电脑厂有限公司;神达电脑股份有限公司
申请日： 2005-05-27 - 公布日： 2006-11-29 - 主分类号： G06F1/12 文献下载
摘要：本发明揭示了一种内部时钟与实时时钟同步的系统与方法，包括控制处理模块、实时时钟芯片模块以及内部时钟产生单元。控制处理模块用以写入数据信号与读取数据信号，其控制处理模块与实时时钟芯片模块可藉由透过一接口单元或另一传输线来传递数据信号，其中实时时钟芯片模块接受轮询的要求以输出时间数据，而内部时钟产生单元配置于控制处理模块中，不论内部时钟产生单元是做读取或者是写入数据信号，其结果都会和实时时钟芯片模块中的数据信号相同，如此达到数据信号同步的效果。
内部时钟实时同步系统方法

[发明专利]单片机内部时钟校准方法-CN202211703064.9在审
发明人：张光文 -专利权人：小华半导体有限公司
申请日： 2022-12-29 - 公布日： 2023-04-14 - 主分类号： G06F1/14 文献下载
摘要：本发明提供了一种单片机内部时钟校准方法，包括：利用电气设备中的交流电过零点检测电路，向单片机提供交流电过零点信号；利用单片机16位定时器及IO翻转捕获模式对交流电过零点信号进行捕获；以交流电过零点信号为基准，来计算单片机内部时钟误差；以及根据内部时钟误差，调整内部时钟频率。
单片机内部时钟校准方法

[发明专利]用于产生内部时钟信号的装置-CN200510056534.7无效
发明人：金南锡;尹容振;赵郁来 -专利权人：三星电子株式会社
申请日： 2005-01-07 - 公布日： 2005-09-14 - 主分类号： G11C11/407 文献下载
摘要：提供一种产生用于获得准确同步的内部时钟信号的装置。该装置包括用于缓冲外部时钟信号以输出第一基准时钟信号的输入缓冲器；用于延迟第一基准时钟信号的延迟补偿电路；向前延迟阵列；镜像控制电路，其包括多个用于检测与第二基准时钟信号同步的延迟时钟信号的相位检测器；向后延迟阵列；以及输出缓冲器来产生内部时钟信号。与基准时钟信号准确同步的内部时钟信号可以通过最小化基准时钟信号的延迟和失真而产生。
用于产生内部时钟信号装置

[发明专利]多相位时钟发生电路-CN201310290429.4在审
发明人：李相权 -专利权人：爱思开海力士有限公司
申请日： 2013-07-11 - 公布日： 2014-06-11 - 主分类号： G11C11/40 文献下载
摘要：一种多相位时钟发生电路包括：第一时钟缓冲器单元，所述第一时钟缓冲器单元被配置为响应于外部时钟而反相和缓冲第一内部时钟和第二内部时钟，以及产生第三内部时钟和第四内部时钟；以及第二时钟缓冲器单元，所述第二时钟缓冲器单元被配置为响应于所述外部时钟而反相和缓冲所述第三内部时钟和所述第四内部时钟，以及产生所述第一内部时钟和所述第二内部时钟。
多相时钟发生电路

[发明专利]移位寄存器-CN201910784133.5有效
发明人：崔谨镐 -专利权人：爱思开海力士有限公司
申请日： 2019-08-23 - 公布日： 2023-04-04 - 主分类号： G11C19/28 文献下载
摘要：一种移位寄存器包括锁存时钟发生电路和时钟锁存电路。锁存时钟发生电路基于第一内部时钟信号、第一反相内部时钟信号、第二内部时钟信号和第二反相内部时钟信号来产生锁存时钟信号和反相锁存时钟信号。时钟锁存电路同步于从第一内部时钟信号、第一反相内部时钟信号、第二内部时钟信号和第二反相内部时钟信号中选择的一个信号来锁存控制信号。时钟锁存电路还同步于锁存时钟信号或反相锁存时钟信号来锁存被锁存的控制信号，以产生移位控制信号并将其输出。
移位寄存器

[发明专利]具有时钟同步电路的测量仪器及时钟同步方法-CN201210530562.8有效
发明人：曾磊;王悦;王铁军;李维森 -专利权人：北京普源精电科技有限公司
申请日： 2012-12-11 - 公布日： 2018-04-24 - 主分类号： H03L7/16 文献下载
摘要：本发明公开了一种具有时钟同步电路的测量仪器，时钟同步电路用于给测量仪器提供工作时钟；时钟同步电路包括一内部时钟电路以及一外部时钟电路，内部时钟电路用于产生一内部时钟信号，外部时钟电路用于产生一外部时钟信号，还包括一时钟同步处理电路，用于将内部时钟信号的内部时钟频率调整为与外部时钟信号的外部时钟频率一致；时钟同步处理电路包括时钟整形电路，连接外部时钟电路，用于将外部时钟信号调整为外部时钟方波信号；双D触发器，用于根据外部时钟方波信号与内部时钟信号，生成对应的脉冲串；低通有源滤波器，用于将脉冲串进行滤波，生成一对应的直流信号；选择器，用于选择直流信号作为时钟同步控制电压，输出至内部时钟电路。
具有时钟同步电路测量仪器方法

[发明专利]时钟校准方法、芯片、电子设备-CN201911089841.3在审
发明人：刘飞 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2019-11-08 - 公布日： 2020-04-17 - 主分类号： G06F1/08 文献下载
摘要：本申请部分实施例提供了一种时钟校准方法、芯片、电子设备。时钟校准方法，包括：通过计数模块接收外部时钟和内部时钟的其中之一作为工作时钟，将外部时钟和内部时钟的其中另一个作为被计数时钟，并对被计数时钟进行计数；根据计数模块测量的被计数时钟输出的信号在多个周期内的计数个数与外部时钟的时钟频率，计算内部时钟的当前时钟频率；根据当前时钟频率与预设的期望时钟频率，调节内部时钟的时钟频率。采用本申请的实施例，实现了内部时钟的自动校准。
时钟校准方法芯片电子设备

[发明专利]包括时钟路径的半导体装置及半导体系统-CN202210979197.2在审
发明人：韩允泽;李祥铢 -专利权人：爱思开海力士有限公司
申请日： 2022-08-16 - 公布日： 2023-03-17 - 主分类号： G11C7/10 文献下载
摘要：公开了包括时钟路径的半导体装置及半导体系统。该半导体装置包括内部时钟生成电路、停止控制电路和数据时钟生成电路。内部时钟生成电路基于参考时钟信号来生成多个内部时钟信号。停止控制电路基于参考时钟信号和多个内部时钟信号来生成停止信号和时钟电平信号。数据时钟生成电路基于多个内部时钟信号、停止信号和时钟电平信号来生成数据时钟信号和互补数据时钟信号。
包括时钟路径半导体装置系统

[发明专利]用于执行相位控制操作的系统-CN202010954917.0在审
发明人：崔谨镐 -专利权人：爱思开海力士有限公司
申请日： 2020-09-11 - 公布日： 2021-11-19 - 主分类号： G11C7/22 文献下载
摘要：一种用于执行相位控制操作的系统包括：内部时钟生成电路，其被配置成通过使时钟延迟第一延迟变量来生成内部时钟，并且通过使时钟延迟第二延迟变量来生成参考时钟，其中，内部时钟生成电路通过使时钟延迟根据内部时钟与参考时钟之间的相位差而被控制的第一延迟变量来生成内部时钟；以及数据输入/输出电路，其被配置成同步于内部时钟来输入/输出数据。
用于执行相位控制操作系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条