“低密度奇偶校验码”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果567365个，建议您升级VIP下载更多相关专利

[发明专利]一种QC-LDPC码校验矩阵的构造方法及通信信号处理方法-CN202210573543.7在审
发明人：张艳;冯思凡 -专利权人：南京信息职业技术学院
申请日： 2022-05-25 - 公布日： 2022-09-09 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种QC‑LDPC码校验矩阵的构造方法及通信信号处理方法，依次提出了利用斐波那契数列、大衍数列、差分序列以及Hoey序列构造应用于协作通信系统的准循环低密度奇偶校验码(QC‑LDPC码)的校验矩阵的方法进一步利用校验矩阵获得对应的校验码，并将校验码应用在编码协作通信中发现，利用本申请构造的校验矩阵获得的校验码性能优于其他类型的LDPC码，其中，基于大衍数列构造的校验矩阵获得的校验码对通信信号进行编码和译码时
一种 qc ldpc 校验矩阵构造方法通信信号处理

[发明专利]数据保护方法、存储器控制电路单元与存储器存储装置-CN201810011370.3有效
发明人：叶志刚 -专利权人：群联电子股份有限公司
申请日： 2018-01-05 - 公布日： 2022-10-21 - 主分类号： G06F13/16 文献下载
摘要：本方法包括根据写入至第一超实体单元的第一数据产生第一暂时奇偶校验码组；将写入至第二超实体单元的第二数据和第一暂时奇偶校验码组执行逻辑运算以产生第二暂时奇偶校验码组；以及当第一超实体单元的所有数据皆为无效数据时，将第二暂时奇偶校验码与第一数据执行逻辑运算以产生更新奇偶校验码组。
数据保护方法存储器控制电路单元存储装置

[发明专利]访问控制设备、方法和存储器访问控制设备、方法-CN200610166789.3有效
发明人：金井达德;吉井谦一郎 -专利权人：株式会社东芝
申请日： 2006-11-30 - 公布日： 2007-07-04 - 主分类号： G06F12/16 文献下载
摘要：一种访问控制设备，包括：奇偶校验码生成器，针对要写入存储器的原始数据，生成奇偶校验码；奇偶校验码加法器，通过把奇偶校验码添加到原始数据上，生成添加有奇偶校验码的数据；第一校正子生成器，生成第一掩码数据的第一校正子，以便对述添加有奇偶校验码的数据进行掩码。所述设备还包括：第一掩码生成器，根据第一校正子、第一访问代码以及第一存储器地址，生成第一掩码数据；第一异或单元，通过在所述添加有奇偶校验码的数据和所述第一掩码数据之间进行异或计算，获取第一运算后数据；写入单元
访问控制设备方法存储器

[发明专利]准循环低密度奇偶校验码译码器及译码方法-CN201010523510.9有效
发明人：莫海锋;朱从义;贾宗铭;张耀辉 -专利权人：记忆科技(深圳)有限公司
申请日： 2010-10-27 - 公布日： 2011-02-16 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种准循环低密度奇偶校验码译码器，应用于固态硬盘纠错系统，译码器包括：伴随式计算模块，用于计算待译码序列的伴随式；判断控制模块，用于判断伴随式是否为全零向量，若为是则控制结束伴随式计算并输出当前码序列作为译码结果；查找模块，用于当伴随式不为全零向量时，计算待译码序列中不满足校验方程的码元个数的集合，查找集合中最大值的位置；翻转控制模块，用于将待译码序列中与集合中最大值位置对应的码元进行翻转，并将更新后的待译码序列输入伴随式计算模块本发明相应提供一种准循环低密度奇偶校验码译码方法。借此，本发明能在纠错完成时控制结束伴随式计算，降低译码周期及译码延迟。
循环密度奇偶校验码译码器译码方法

[发明专利]构造具有用于速率兼容的QC-LDPC编码的行正交性的奇偶校验矩阵-CN201880030726.6在审
发明人： T·理查森 -专利权人：高通股份有限公司
申请日： 2018-05-10 - 公布日： 2019-12-27 - 主分类号： H03M13/11 文献下载
摘要：本公开内容的某些方面总体上涉及用于例如使用包括根据高速率核心图的第一层和用于HARQ传输的第二层的奇偶校验矩阵，来解码准循环低密度奇偶校验(QC‑LDPC)速率匹配码的方法和装置，其中，奇偶校验矩阵具有准行正交性或者第二层内的完全正交性用于执行低密度奇偶校验(LDPC)解码的示例性方法包括：接收与LDPC码字相关联的软位，并使用奇偶校验矩阵来执行对软位的LDPC解码，其中，奇偶校验矩阵的每一行对应于被提升的LDPC码的被提升的奇偶校验，奇偶校验矩阵的至少两列对应于被提升的LDPC码的被删余的变量节点，并且奇偶校验矩阵在至少两个被删余的变量节点都连接到的行的下面的每对连续行之间具有行正交性。
奇偶校验矩阵正交性解码变量节点准循环低密度奇偶校验低密度奇偶校验方法和装置奇偶校验速率匹配第一层连续行关联

[发明专利]设计多码率的低密度奇偶校验码的方法和设备及其信息存储介质-CN200880012408.3无效
发明人：黄盛熙 -专利权人：三星电子株式会社
申请日： 2008-01-23 - 公布日： 2010-03-03 - 主分类号： H03M13/11 文献下载
摘要：一种产生具有可变码率的低密度奇偶校验(LDPC)码的方法和设备，所述产生可变码率的LDPC码的方法包括：通过将奇偶校验位矩阵或奇偶校验矩阵与第一信息字矩阵组合产生第一奇偶校验矩阵；通过组合第一奇偶校验矩阵和第二信息字矩阵产生第二奇偶校验矩阵
设计多码率密度奇偶校验码方法设备及其信息存储介质

[发明专利]对LDPC码的有效的列表解码-CN201780067068.3在审
发明人： S·库得卡尔;T·J·理查森;G·萨奇斯;V·隆克 -专利权人：高通股份有限公司
申请日： 2017-11-03 - 公布日： 2019-07-02 - 主分类号： H03M13/11 文献下载
摘要：概括地讲，本公开内容的某些方面涉及用于对低密度奇偶校验(LDPC)码进行解码的方法和装置，以及更具体地讲，涉及用于对低密度奇偶校验(LDPC)码进行列表解码的有效的列表解码器。
解码低密度奇偶校验解码器方法和装置

[发明专利]一种LDPC及其缩短码的高速译码方法-CN201110029300.9有效
发明人：牛毅;马忠松;傅得立 -专利权人：牛毅
申请日： 2011-01-27 - 公布日： 2011-07-06 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种LDPC及其缩短码的高速译码方法，本发明以CCSDS为标准对(8176，7154)码型，在较低成本的硬件平台上实现了对高速数据流的译码，解决了长码长的低密度奇偶校验码在高码率下的译码问题
一种 ldpc 及其缩短高速译码方法

[发明专利]准循环低密度奇偶校验码解码器及解码方法-CN200810043165.1有效
发明人：焦金良;龚莹莹;刘庆;陈小元 -专利权人：上海明波通信技术有限公司
申请日： 2008-03-10 - 公布日： 2009-09-16 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种准循环低密度奇偶校验码解码器，包括：初始化单元，接收来自通信信道的码字信息的对数似然比；译码单元，根据消息传递规则计算临近变量节点和校验节点之间的更新信息；译码收敛判决单元，根据每次迭代后的变量节点更新信息的收敛性或到达预定的最大迭代次数来判断译码结束本发明还公开了一种准循环低密度奇偶校验码的解码方法，包括对校验矩阵H中的每一个非零位置初始化，迭代过程，尝试判决。本发明可以加快解码的收敛速度，降低量化带来的性能损失及减小解码器实现的复杂度。
循环密度奇偶校验码解码器解码方法

[发明专利]准循环低密度奇偶校验码译码器及译码方法-CN201010523506.2无效
发明人：莫海锋;朱从义;贾宗铭;张耀辉 -专利权人：记忆科技(深圳)有限公司
申请日： 2010-10-27 - 公布日： 2011-04-06 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种准循环低密度奇偶校验码译码器，所述译码器包括：校验节点处理模块，用于迭代信息的传递和更新以及对待译码数据的校验节点进行计算并更新；变量节点处理模块，用于对待译码数据的变量节点进行计算和更新本发明相应提供一种准循环低密度奇偶校验码译码方法。借此，本发明能在纠错完成时，控制结束伴随式计算以及节点更新，降低不必要的时钟周期浪费，从而提高了译码速度。
循环密度奇偶校验码译码器译码方法

[发明专利]一种硬判决和软判决相结合的高效LDPC纠错算法的实现方法-CN202110855199.6在审
发明人：李国强 -专利权人：深圳市德明利技术股份有限公司
申请日： 2021-07-27 - 公布日： 2021-11-05 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种硬判决和软判决相结合的高效LDPC纠错算法的实现方法，包括：在低密度奇偶校验码硬判决方式对读取的闪存数据无法纠错的情况下，继续从闪存读取该无法纠错的闪存数据之后的数据，和在从闪存读取数据的整个页数据读完后通过上述方式，能够实现通过提高硬判决和软判决相结合的低密度奇偶校验码纠错算法的解码效率的方式，实现提高从闪存读取数据的效率，减小读取延时，和提高数据通吐率。
一种判决相结合高效 ldpc 纠错算法实现方法

[发明专利]一种基于概率计算的LDPC译码公式的实现方法-CN201210344153.9有效
发明人：秦晓卫;尚生珑;戴旭初 -专利权人：中国科学技术大学
申请日： 2012-09-17 - 公布日： 2012-12-19 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种基于概率计算的低密度奇偶校验码译码公式的实现方法，特征是对低密度奇偶校验码译码中初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算
一种基于概率计算 ldpc 译码公式实现方法

[发明专利]多码长多码率的低密度奇偶校验码的编码方法-CN200910085064.5有效
发明人：殷柳国;陆建华;裴玉奎 -专利权人：清华大学
申请日： 2009-05-31 - 公布日： 2009-11-11 - 主分类号： H03M13/11 文献下载
摘要：本发明涉及一种多码长多码率的低密度奇偶校验码的编码方法，尤其涉及一种以码长为2032比特、码率为1/2的低密度奇偶校验码为核心的扩展编码，是一种用于纠正信道差错数据的高效编码方法，属于通信信道编码技术领域首先对长度为K_C比特的信息序列进行预处理，使得信息序列长度为1016比特；建立一个校验矩阵H；根据该信息序列和校验矩阵H，计算校验序列，将信息序列S和校验序列P合成，得到码长为2032比特、码率为1/2的码序列；对码序列进行删除和叠加操作，对操作后得到的码序列进行处理，得到码长为N_C的码序列。
多码长多码率密度奇偶校验码编码方法

[发明专利]低密度奇偶校验码的低复杂度编码方法-CN200910085063.0有效
发明人：殷柳国;陆建华;裴玉奎 -专利权人：清华大学
申请日： 2009-05-31 - 公布日： 2009-11-11 - 主分类号： H03M13/00 文献下载
摘要：本发明涉及一种低密度奇偶校验码的低复杂度编码方法，尤其涉及一种以码长为2540比特、码率为4/5的低密度奇偶校验码为核心的扩展编码，是一种用于纠正信道差错数据的高效编码方法，属于通信信道编码技术领域。首先对长度为K_C比特的信息序列进行预处理，使得信息序列长度为2032比特；建立一个校验矩阵H；根据该信息序列和校验矩阵H，计算校验序列，将信息序列S和校验序列P合成，得到码长为2540比特、码率为4/5的码序列；对码序列进行删除和叠加操作，对操作后得到的码序列进行处理，得到码长为N_C的码序列。
密度奇偶校验码复杂度编码方法

[发明专利]一种四维奇偶校验码与汉明码相结合的存储器校验编码及检错纠错方法-CN201810420934.9有效
发明人：宋陆涛;李志兵;徐长卿;刘毅;杨银堂 -专利权人：西安电子科技大学
申请日： 2018-05-04 - 公布日： 2021-08-13 - 主分类号： G06F11/10 文献下载
摘要：本发明提出了一种四维奇偶校验码与汉明码相结合的存储器校验编码及检错纠错方法。该方法将四维奇偶校验码与汉明码相结合，采用双重编码的方式，首先采用四维奇偶校验码对要进行存储的数据进行编码，实现对数据位的3位纠错，然后利用可以对自身产生的校验位自我纠错的汉明码对第一重编码生成的校验码进行2次编码，解决四维奇偶校验码的校验位自我纠错存在很多限制与不足的问题，提高存储器检错纠错的可靠性；同时，本发明还对四维奇偶校验码的编码方式进行了优化设计，其生成的校验位减少到了32位。
一种奇偶校验码汉明码相结合存储器校验编码检错纠错方法

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条