“下拉控制信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6978977个，建议您升级VIP下载更多相关专利

[发明专利]GOA电路-CN201610596186.0有效
发明人：龚强 -专利权人：武汉华星光电技术有限公司
申请日： 2016-07-26 - 公布日： 2018-10-16 - 主分类号： G09G3/36 文献下载
摘要：本发明公开了一种GOA电路，其包括：信号产生模块，用于生成第一时钟信号和第二时钟信号；所述第一时钟信号的波形和所述第二时钟信号的波形都具有两个下降沿；上拉控制模块，用于控制级传信号的输出、上拉所述下拉点的电位以及在所述第一输出端处于充电状态时，下拉所述控制点的电位；上拉模块，用于对所述第一输出端进行充电；下拉模块，用于在所述第一输出端处于非充电状态时，下拉所述下拉点的电位；下拉控制模块，用于在所述第一输出端处于非充电状态时，下拉所述第一输出端的电位
goa 电路

[发明专利]移位寄存器电路、驱动方法和显示装置-CN201810004714.8有效
发明人：钱先锐;王梓轩;陈宇霆;李飞;李博 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2018-01-03 - 公布日： 2019-12-10 - 主分类号： G09G3/20 文献下载
摘要：所述移位寄存器电路包括放噪子电路，所述放噪子电路的控制端与下拉节点连接；所述移位寄存器电路还包括下拉节点控制子电路；所述下拉节点控制子电路包括：第一下拉节点控制子电路；以及，第二下拉节点控制子电路，用于在第一时钟信号输入端输入第一电平时控制下拉控制节点与第一时钟信号输入端之间连通，并当下拉控制节点的电位为第一电平时控制下拉节点与第一时钟信号输入端之间连通，以使得下拉节点的电位为第一电平，以控制放噪子电路包括的放噪晶体管关闭。本发明解决移位寄存器电路中栅极与下拉节点连接的放噪晶体管的阈值电压容易产生漂移，从而导致栅极驱动信号输出不稳定的问题。
下拉子电路移位寄存器电路节点控制时钟信号输入端电位节点连接控制节点显示装置连通栅极驱动信号漂移晶体管关闭驱动阈值电压晶体管控制端输出

[发明专利]GOA电路及显示面板-CN202210804104.2有效
发明人：李波 -专利权人：武汉华星光电半导体显示技术有限公司
申请日： 2022-07-07 - 公布日： 2023-05-02 - 主分类号： G09G3/36 文献下载
摘要：本申请实施例提供的GOA电路及显示面板，包括多级级联的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、下拉控制模块、下拉模块、下拉维持模块、输出模块以及至少两条参考高电平信号线，至少两条所述参考高电平信号线分别与所述上拉控制模块、下拉控制模块、下拉模块、下拉维持模块以及输出模块电性连接，至少两条所述参考高电平信号线均用于输出参考高电平信号。该GOA电路能够降低参考电平信号线上的阻容负载，增强GOA电路的输出推力。
goa 电路显示面板

[发明专利]薄膜晶体管移位暂存电路-CN201510442206.4有效
发明人：林炜力;林雅婷 -专利权人：友达光电股份有限公司
申请日： 2015-07-24 - 公布日： 2017-11-07 - 主分类号： G09G3/20 文献下载
摘要：第i个移位暂存器包含驱动模块、第一下拉模块、控制模块及第二下拉模块。驱动模块用以依据控制信号，将栅极信号的电压位准调整至时脉信号的电压位准。第一下拉模块用以依据控制信号与下拉指令，将控制信号与栅极信号的电压位准调整至参考电压。控制模块用以依据时脉信号、控制信号与第(i+2)个移位暂存器的时脉信号，调整第(i+4)个移位暂存器的控制信号的电压位准。第二下拉模块用以依据第(i+4)个移位暂存器的栅极信号，将栅极信号的电压位准与控制信号的电压位准调整至参考电压。
薄膜晶体管移位暂存电路

[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置-CN201710071687.1在审
发明人：吴博;谭文;韦东梅;邓银 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2017-02-09 - 公布日： 2018-08-17 - 主分类号： G09G3/20 文献下载
摘要：该移位寄存器单元包括：输入模块、上拉模块和N个下拉模块。该N个下拉模块中的第i个下拉模块分别与N个控制信号端中的第i个控制信号端、第三电源信号端、上拉节点和输出端连接。由于第i个下拉模块可以在第i个控制信号端的控制下，分别对上拉节点和输出端进行降噪，因此可以通过调整各个控制信号端输出的控制信号的时序，对该N个下拉模块进行灵活控制，保证下拉模块的降噪性能。此外，由于用于控制各个模块的信号端相互独立，使得各个模块的结构便于调整，提高了该移位寄存器单元的使用灵活性。
下拉模块移位寄存器单元控制信号端上拉栅极驱动电路控制信号显示装置降噪使用灵活性输出端连接电源信号灵活控制输入模块驱动时序输出端信号端输出保证

[发明专利]驱动电路-CN201910640022.7有效
发明人：张盛东;廖聪维;韩佰祥;薛炎;张留旗;曹昆;张玮 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2019-07-16 - 公布日： 2020-11-10 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种驱动电路，包括至少两栅极驱动单元电路，至少两栅极驱动单元电路中的第N级栅极驱动单元电路包括输入部分、下拉控制部分、下拉部分和驱动部分；下拉控制部分用于产生控制信号，控制信号在预充阶段和上拉阶段为低电平，以将下拉部分中的晶体管关闭，控制信号在下拉及低电平维持阶段为高电平，以将下拉部分中的晶体管开启；下拉部分用于在驱动电路的本级扫描输出端的本级扫描信号输出之后，将第一节点、驱动电路的本级级联输出端和本级扫描输出端的电位下拉至低电位
驱动电路

[发明专利]时钟控制电路及其控制方法、显示面板及测试装置-CN201910169366.4有效
发明人：李永谦 -专利权人：京东方科技集团股份有限公司
申请日： 2019-03-06 - 公布日： 2020-11-10 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种时钟控制电路及其控制方法、显示面板及测试装置，时钟控制电路包括：M个控制模块，每个控制模块用于根据N个控制端输入的开通控制信号分别对第一控制支路至第N控制支路进行控制，以将对应的信号输入端输入的时钟输入信号依次输出至该控制模块的第一输出端至第N输出端；下拉模块，下拉模块用于根据N个控制端输入的关断控制信号分别对第一下拉支路至第N下拉支路进行控制，以将下拉模块的第一输出端至第N输出端下拉至第一电源的电压。由此，可使用较少时钟信号通道数量达到较多时钟信号通道数量的作用，进而可减少驱动面板的时钟信号通道数量。另外，在测试阶段还可减小测试设备的投资，有效降低成本，优化外围布局的面积。
时钟控制电路及其控制方法显示面板测试装置

[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置-CN202111387096.8在审
发明人：山岳;王珍;闫伟;秦文文;孙建;王德帅;张寒;杨小艳;张健;张亚东;张文龙;任艳伟;刘建涛;刘科言;韩璐 -专利权人：京东方科技集团股份有限公司
申请日： 2021-11-22 - 公布日： 2022-02-22 - 主分类号： G11C19/28 文献下载
摘要：本发明公开了一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，包括下拉子电路、下拉补偿子电路、上拉子电路和输出子电路。在输出阶段，所述下拉补偿子电路在所述第一输入端的控制下，向所述下拉子电路的下拉节点提供第二电源端的信号，以对所述下拉子电路的下拉节点的电位进行下拉；所述输出子电路在所述第一上拉节点的控制下，向所述第一输出端提供第三时钟信号端的信号，在所述第二上拉节点的控制下，向所述第二输出端提供所述第二时钟信号端的信号。本发明减少了占用的布线空间，满足窄边框的要求，同时，在输出阶段则保证了下拉子电路的下拉节点的电位维持足够低的电位，减少GOA电路输出异常的现象。
移位寄存器及其驱动方法栅极电路显示装置

[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路、显示装置-CN201610494421.3有效
发明人：邵贤杰;陈俊生 -专利权人：京东方科技集团股份有限公司;合肥京东方光电科技有限公司
申请日： 2016-06-28 - 公布日： 2018-09-11 - 主分类号： G09G3/36 文献下载
摘要：该移位寄存器单元包括上拉控制模块在信号输入端的控制下将信号输入端的信号输出至上拉节点；上拉模块在上拉节点的控制下将第一时钟信号输入端的第一时钟信号输出至信号输出端；下拉控制模块在第二时钟信号输入端和上拉节点的控制下将下拉节点的电位下拉至第一电压端的电位；降噪模块在下拉节点的控制下分别将上拉节点和信号输出端的电位下拉至第一电压端的电位；复位模块在复位信号端的控制下分别将上拉节点和信号输出端的电位下拉至第一电压端的电位。
移位寄存器单元及其驱动方法栅极电路显示装置

[发明专利]功率器件驱动装置与驱动方法-CN201910226756.0有效
发明人：陈劲泉;陆玮;倪川 -专利权人：瓴芯电子科技（无锡）有限公司
申请日： 2019-03-25 - 公布日： 2023-08-22 - 主分类号： H03K17/567 文献下载
摘要：本申请公开了一种功率器件驱动装置，包括分级控制单元，配置为接收至少系统开关信号和功率器件的反馈信号，并根据其所接收到的信号产生上拉强度控制信号或下拉强度控制信号；以及上拉阵列和/或下拉阵列，耦合在所述分级控制单元和所述功率器件之间，配置为根据所述上拉或下拉强度控制信号为所述功率器件提供相应的上拉或下拉阻抗。
功率器件驱动装置方法

[发明专利]包括具有平衡输出节点的逻辑门的输出缓冲电路-CN200310119860.9有效
发明人：金正烈 -专利权人：三星电子株式会社
申请日： 2003-11-04 - 公布日： 2004-05-26 - 主分类号： H03K19/00 文献下载
摘要：一种缓冲电路包括输出端、上拉晶体管、下拉晶体管以及第一和第二逻辑门。上拉晶体管连接在输出端和电源之间，响应于上拉控制信号将输出端上拉到电源电压。下拉晶体管连接在输出端和基准电压之间，下拉晶体管响应于下拉控制信号将输出端下拉至基准电压。第一逻辑门响应于控制信号和数据信号，在第一输出节点产生上拉控制信号，第一逻辑门包括在电源电压和第一输出节点之间的电通路中串联的多个晶体管。第二逻辑门响应于数据信号和控制信号的反相，在第二输出节点产生下拉控制信号，第二逻辑门包括在电源电压和第二输出节点之间的通路中串联的多个晶体管。
包括具有平衡输出节点逻辑缓冲电路

[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路-CN202010215034.8有效
发明人：杨通;赵婷婷;邵贤杰 -专利权人：合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司
申请日： 2020-03-24 - 公布日： 2022-11-01 - 主分类号： G09G3/20 文献下载
摘要：一种移位寄存器及其驱动方法、栅极驱动电路，包括输入子电路、第一复位子电路、输出子电路、下拉子电路、下拉控制子电路和第二复位子电路，输入子电路在信号输入端的控制下向上拉节点和第一节点提供第一电压源的信号；第一复位子电路在复位端的控制下向上拉节点和第一节点提供第二电压源的信号；输出子电路根据上拉节点的电平将时钟信号端的信号输出至信号输出端；下拉控制子电路根据上拉节点的电平以及第三电压源的信号控制下拉节点的电平；下拉子电路根据第一节点的电平将第四电压源的电平输出至下拉节点，并根据下拉节点的电平将第四电压源的电平输出至上拉节点和信号输出端。本申请解决了双向扫描时，上拉节点和下拉节点相互竞争的问题。
一种移位寄存器及其驱动方法栅极电路

[发明专利]一种低功耗输出缓冲器电路-CN202010380201.4在审
发明人：王千;余天宇;孙磊 -专利权人：北京中电华大电子设计有限责任公司
申请日： 2020-05-08 - 公布日： 2020-09-18 - 主分类号： H03K19/018 文献下载
摘要：本发明公开了一种低功耗的输出缓冲器电路，包括上拉控制单元，上拉输出晶体管，下拉控制单元，下拉输出晶体管。其中，上拉控制单元用来产生上拉输出晶体管的控制信号，在控制信号为低时，控制上拉输出晶体管开启，缓冲电路输出为高；下拉控制单元用来产生下拉输出晶体管的控制信号，在控制信号为高时，控制下拉输出晶体管开启，缓冲电路输出为低本发明所述的输出缓冲器电路，当输入发生变化，缓冲器电路输出电平将要发生翻转时，控制下拉晶体管先于上拉晶体管开启之前关闭，或者控制上拉晶体管先于下拉晶体管开启之前关闭，避免缓冲电路输出状态改变时上拉晶体管、下拉晶体管同时切换开关状态造成的瞬间漏电现象，从而降低输出缓冲器的动态功耗。
一种功耗输出缓冲器电路

[发明专利]移位寄存器单元、栅极驱动电路及显示装置-CN202180003513.6在审
发明人：任锦宇;刘海生;彭宽军;张方振;王锦谦;马国靖;王丹;王玮;冯莎 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2021-11-22 - 公布日： 2023-09-29 - 主分类号： G11C19/28 文献下载
摘要：移位寄存器单元包括：输入子电路(101)、输出子电路(102)、下拉控制子电路(103)、下拉子电路(104)、第一降噪子电路(105)、第一辅助控制子电路(108)和第二辅助控制子电路(109)；第一辅助控制子电路(108)被配置为在下拉节点(PD)为第一参考电平信号时，将第三参考电平信号写入下拉控制节点(PC)，并控制下拉子电路(104)闭合，以控制第一降噪子电路(105)关断；第二辅助控制子电路(109)被配置为在下拉节点(PD)为第一电源电压信号时，将第一参考电平信号写入下拉控制节点(PC)，并控制下拉子电路(104)关断，以控制第一降噪子电路(105)通过第二参考电平信号对上拉节点(PU)进行降噪。
移位寄存器单元栅极驱动电路显示装置

[发明专利]移位寄存器及其驱动方法、栅极驱动电路及显示装置-CN201911295021.X有效
发明人：袁东旭;赵剑;毛大龙;余豪 -专利权人：京东方科技集团股份有限公司;武汉京东方光电科技有限公司
申请日： 2019-12-16 - 公布日： 2022-03-18 - 主分类号： G09G3/36 文献下载
摘要：一种移位寄存器，包括：输入子电路、输出子电路、第一下拉子电路、第二下拉子电路、第一上拉子电路以及第二上拉子电路；输入子电路在信号输入端和第二时钟信号输入端的控制下，向上拉节点提供信号输入端的信号；输出子电路在上拉节点的控制下，向信号输出端提供第一时钟信号输入端的信号；第一下拉子电路在复位信号端、第二时钟信号输入端和下拉节点的控制下，向上拉节点和信号输出端提供第一电源端的信号；第二下拉子电路在信号输入端的控制下，向第三节点和下拉节点提供第一电源端的信号；第一上拉子电路在复位信号端和第三节点的控制下，向下拉节点提供第四节点的信号；第二上拉子电路向第四节点提供第一电位的信号。
移位寄存器及其驱动方法栅极电路显示装置