[发明专利]高密度集成电路之存储器无效
| 申请号： | 99114948.3 | 申请日： | 1999-06-22 |
| 公开（公告）号： | CN1278645A | 公开（公告）日： | 2001-01-03 |
| 发明（设计）人： | 张世熹 | 申请（专利权）人： | 张世熹 |
| 主分类号： | G11C5/00 | 分类号： | G11C5/00;H01L27/115 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610059 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明对高密度集成电路,尤其对高密度集成电路的存储器的操作模式和周边电路做了进一步完善和提高。除了汲取了当今SRAM、DRAM和其它一些只读存储器的技术外,本发明还提供了静态操作模式、动态操作模式、位线分组、读出放大器反馈、互补存储亚元对、参照哑元、数据就绪哑元、极性元、多存储块等方法来缩短访问时间,以提高高密度集成电路的存储器的性能。 | ||
| 搜索关键词： | 高密度 集成电路 存储器 | ||
【主权项】：
1．一种三维存储器，其特征在于：含有至少一个第一电路元件的第一集成电路层(000)，该第一电路元件与第一集成电路层上别的电路元件耦合；含有至少一个第二电路元件的第二集成电路层(100)，该第二电路元件与第二集成电路层上别的电路元件耦合；一介于第一和第二集成电路层之间的层间绝缘介质层(90)；至少一个穿过该层间绝缘介质层并将第一和第二集成电路层耦合的层间连接通道口(14a，14b……)；该第一和第二集成电路层中至少有一集成电路层含有一存储阵列，该存储阵列含有多条含有金属材料的字线(12a，12b……)、多条含有金属材料的位线(13a，13b……)以及多个存储元(11aa，11ab……)；该三维存储器还含有该存储阵列的周边电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于张世熹，未经张世熹许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99114948.3/，转载请声明来源钻瓜专利网。
