[发明专利]多层网格编码系统无效
| 申请号： | 95104462.1 | 申请日： | 1995-05-16 |
| 公开（公告）号： | CN1136731A | 公开（公告）日： | 1996-11-27 |
| 发明（设计）人： | 林茂昭;王佳盈 | 申请（专利权）人： | 林茂昭;王佳盈 |
| 主分类号： | H03M13/12 | 分类号： | H03M13/12 |
| 代理公司： | 三友专利事务所 | 代理人： | 朱黎光 |
| 地址： | 台湾省台北县永*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种数字信息传输系统中的信道编码技术，使用一个二元卷积码来设计多层网格编码，即单级多层网格编码。也可将一个以上的单级多层网格编码合并设计，成为一个级数少于层数的多层网格编码。利用该编码方式所设计的网格编码调制系统及二元网格码，在相加性白色高斯噪声通道中，其性能皆胜于目前已知的信道编码设计。 | ||
| 搜索关键词： | 多层 网格 编码 系统 | ||
【主权项】：
1、一种多层网格编码系统，其特征在于是采用下列操作步骤：1)取一码率为R＝r/m的二元网格编码器，令该网格编码器在第七个单位时间时，对其r位元的输入…，ur(t))进行编码，得到m位元的输出v2(t)，…，vm(t))；2)取一将输入位元由下而上作梯状延迟、使P-1层比P层多延迟λP单位时间的梯状时间延迟处理器，将m位元的输出(t)，V2(t)，……Vm(t))送梯状时间延迟处理器处理，输出S序列，且令延迟处理输出后的S序列与延迟处理前输入的V序列存在3)取一信号点对应器，将S序列馈入该信号点对应器，得到对应的m层信号集空间中的信号点序列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于林茂昭;王佳盈，未经林茂昭;王佳盈许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/95104462.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种果味复合矿化营养茶
- 下一篇：利用动力线载波的电力用户管理收费系统
- 同类专利
- 使用零状态度量值的维特比解码数据质量计算装置-98103634.1
- 孔骏镇;崔圣汉 - 三星电子株式会社
- 1998-01-07 - 2004-09-15 -
- 一种使用零状态度量值的维特比解码数据质量计算装置，包括：维特比解码器、零状态度量值寄存器和质量估算单元。基于维特比解码器输出的输入解调数据的零状态度量值，在四种传输速率中确定具有最小零状态度量值的速率为实际传输速率。因此，与使用误码率作为质量估算参数的质量计算装置相比较，将零状态度量值用作质量估算参数，能正确实现质量估算，从而避免了确定传输速率方面的差错。
- 基于校正子的信道质量或消息结构判定器和判定方法-98114973.1
- 鲁文·迈丹;迈尔·阿里尔 - 摩托罗拉公司
- 1998-06-18 - 2004-07-21 -
- 基于校正子的信道质量或消息结构判定器用校正子矢量估计在可变消息结构通信系统中接收的信号的质量。来自模数转换器的数字信号被分为多分支路径，每个用于一个可能的消息结构。单路径中数字解调器解调数字信号以产生解调的接收的信号。去交织器去交织解调的接收的信号，逐字符检测器硬判决检测去交织的信号。校正子矢量由有关联的校正子模式存储器的校正子误码估计器分析。比较器从每个校正子误码估计器分析误码计数器和。
- 用于卷积码的基于校正子的软判决解码器和软判决方法-98114972.3
- 迈尔·阿里尔;鲁文·迈丹 - 摩托罗拉公司
- 1998-06-18 - 2004-05-12 -
- 软判决解码器以比维特比软判决解码器简单的方法计算来自解调的接收的信号的最可能估计的发射码。软判决解码器包括逐字符硬判决检测器、校正子计算器、校正子调节器。校正子模式被从校正子矢量中移去，以产生调节的校正子矢量，且对应的误码被记录于估计的误码矢量。基于校正子的解码器用调节的校正子矢量产生简化误码格，以产生剩余误码矢量。从硬判决矢量减去估计的误码矢量和剩余误码矢量产生最可能估计的发射的码矢量。
- 纠错译码装置及纠错译码方法-98104097.7
- 楢英彰 - 三菱电机株式会社
- 1998-02-04 - 2004-02-11 -
- 本发明不增加计算量便能使纠错译码能力提高。解调装置1对接收数据进行解调，维特比译码装置2A根据该解调时生成的软判定信息按照维特比算法将该接收数据译码为位序列，同时对该位序列的各位附加可靠性信息。循环冗余校验装置3对译码后的位序列进行循环冗余校验，判断是否存在差错，并当未检测到差错时将该位序列作为译码数据输出，而当检测到差错时，按照进行位反转的位的可靠性信息总和变小的顺序进行位反转，直到由循环冗余校验检测不到差错时为止。因此，检出差错的情况减少，并使计算量也减少。
- 包括结合多维调制的乘积码的数字传输系统与方法-97126056.7
- A·曹莱;D·吉尔内拉 - 皇家菲利浦电子有限公司
- 1997-12-10 - 2003-05-14 -
- 数字传输系统将系统卷积码加到输入数据，以通过添加包括奇偶校验码位的冗余数据来产生带有网格封包的分组乘积码。然后，如此编码的数据被分配给经过多维数字调制的符号。在接收器端，解码装置执行沿两条路级联地实现的迭代解码，其方法是计算多维数字调制的各子集的硬判决可靠度、以便产生软判决。本发明还涉及在这样的系统中实现的数据保护方法。用途有线电视和卫星电视的数字传输。地面数据广播系统或在电话线上传输的系统。
- 沃尔什码发生器,信号发送装置以及信号接收装置-96110125.3
- 成濑哲也 - 索尼公司
- 1996-07-01 - 2003-04-09 -
- 沃尔什码发生器能通过使用沃尔什码的码字而进行高速信号处理。二进制计数器3能对多比特沃尔什码的码字的较高(n-m)位的码字进行计数而产生计数信号。并行产生控制器4通过计数信号和码字数的较高(n-m)位而产生“并行产生控制信号”，用于使构成码字的比特能并行地产生。并行沃尔什码发生器5利用“并行产生控制信号”和码字数的较低m位来并行产生码字。沃尔什码发生器可降低其最大工作频率和电源功耗。
- 序列估算方法-97194349.4
- 久保博嗣;村上圭司 - 三菱电机株式会社
- 1997-03-04 - 2003-01-29 -
- 如下变更使用现有的维特比算法的序列估算方法。①导出变更了路径的特定时刻过去的路径的变更路径。②算出变更路径的路径度量。③对通常的路径的路径度量和变更路径的路径度量进行比较，在变更路径的路径度量小的情况下，修正路径的通路。④从通过修正后的路径的多条路径中选择残存路径。
- 相加－比较选择电路-99104106.2
- 李相凤 - 三星电子株式会社
- 1999-03-17 - 1999-11-17 -
- 一种用于具有分支测量计算器和测量存贮器的Viterbi算法处理设备的高速相加－比较选择设备被描述。第一和第二以前测量值从测量存贮器供给第一和第二寄存器。来自第一寄存器的第一以前测量值和由分支测量计算器计算的当前状态分支测量值被相加,来自第二寄存器的第二以前测量值和由分支测量计算器计算的下一个状态的分支测量值被相加。所得的值被比较并相应地算出残余测量值。
- 用于检测维特比译码器中同步的方法和电路-93119980.8
- 轟俊哉 - 日本电气株式会社
- 1993-12-24 - 1999-08-18 -
- 用于校验由维特比译码器在维特比译码处理中确定的最大路径度量状态已经转换定的之前的状态，使用最大路径尺度状态，并确定转换之间分支值的分支值输出电路。一个用于确定分支值和软判断接收数据之间在每个间隔中的相关性并输出表示每个间隔中相关性的相关值的相关器。一个根据每个间隔中的分支值确定接收的数据是否处在同步或非同步状态的同步／非同步判定电路。
- 一种接收方法和一种接收机-98800215.9
- 奥利·皮雷宁 - 诺基亚电信公司
- 1998-02-25 - 1999-07-14 -
- 本发明涉及一种接收方法和一种接收机。在该方法中,在每个格构级(I－AMOUNT－OF－BIT－1)的所有状态(s0,s0,s0,－s1,s1,s1)中为接收符号生成等于条件概率的转移基本量。通过将转移基本量(T(0000),T(0001),T(1110),T(1111))乘上与前一级(I－AMOUNT－OF－BIT－1)的每个状态(s0,s0,s0,－s1,s1,s1)相关的累积基本量,或者通过累加基本量的对数形式,生成累积转移基本量。基于用以标记状态(s0,s0,s0,－s1,s1,s1)的符号(s0,s1)累加累积转移基本量,生成与每一级(I－AMOUNT－OF－BIT－1)的不同状态相关的累积基本量(cum(I,000),cum(I,001),cum(I+1,000)),并利用该累积转移基本量以比特判决的形式确定接收符号。
- 维特比译码装置及维特比译码方法-98125339.3
- 服部雅之;宫内俊之 - 索尼株式会社
- 1998-12-18 - 1999-06-23 -
- 除了存储单元序列之外设置一个与分割长度一样长的寄存器序列,相应于每个状态排列。与状态00相应的寄存器序列中各级的选择器的输出被输入到寄存器序列中的一个寄存器1021中和选择器中。将前级寄存器的输出分别输入到那三个选择器中。在终止接收字以及其他情形下,这三个选择器根据控制电路的控制将输出切换到后级。从而,在终止接收字时,原样传送存储在寄存器序列中的信息。利用这种操作,在终止接收字时能对到达状态00的路径进行译码。
- 系统收缩卷积编码方法-98103313.X
- 金龟 - 三星电子株式会社
- 1998-06-25 - 1999-05-12 -
- 本发明公开了一种具有非系统卷积编码器的数字通信系统的卷积编码方法。在该方法中,在输入信息字时把第一至n卷积码生成多项式与信息多项式相乘得到第一至第n分组码字,把第一至第n分组码字的一个转换成系统码字,得到与该系统码字对应的新的信息码字。通过在非系统卷积编码器中对新的信息码编码来生成卷积码。
- 包括结合正交调幅的穿孔乘积码的数字传输系统与方法-97126055.9
- A·曹莱;A·布拉亚尔;D·吉尔内拉 - 菲利浦电子有限公司
- 1997-12-10 - 1998-07-15 -
- 数字传输系统将穿孔系统卷积码用于输入数据,通过加入冗余数据来产生带有格状封包的分组乘积码。然后,如此编码的数据被分配到正交调幅系统。在接收器端,解码装置通过计算硬判决可靠度、因而在输出符号上提供软判决来执行迭代解码。本发明也涉及在这种系统中实现的数据保护方法。用途有线电视、卫星电视的数字传输系统。地面数据广播系统或电话线传输系统。
- 用于维特比解码器的追逆-97121148.5
- 理查德·J·托马斯 - 迪维安公司
- 1997-10-22 - 1998-07-01 -
- 在用于卷积编码数据流的M－阶维特比解码器的追逆单元中,各追逆级有一组表示K个可能候选状态的K个输入导线。K个多路复用器的组合根据M比特追逆数据选择2M个输入导线之一。K个多路复用器输出馈送到后续追逆级。M组K条导线承载该追逆数据,每条导线与每个多路复用器的一条选择线连接。在追逆单元的输出端,标识电路标识具有最大数量候选状态的K个可能性的一个子组,从而消除了在每个追逆级之间需重新定时的需要。
- 韦特比解码器中的相加－比较－选择处理器-97116210.7
- 崔荣培 - 大宇电子株式会社
- 1997-08-25 - 1998-06-03 -
- 韦特比解码器中的一相加/比较/选择(ACS)处理器,包括有N个处理元件;分组单元,将对应N个状态的N个处理元件分组成使用同一状态尺度和分支尺度的k个单元的处理元件;多路复用器,将L(L=2k)个路径尺度多路复用成两个路径尺度,并将输出给一相应处理元件;第一多路分解器,接收自相应处理元件得到的两判定位,将它们多路分解成L个判定位;第二多路分解器,接收自相应处理元件得到的两状态尺度,将其多路分解成L个状态尺度。
- 用于里德－索罗门译码器的有限域乘法器-97121151.5
- 托马斯·福克斯克罗夫特 - 迪维安公司
- 1997-10-22 - 1998-05-13 -
- 一种里德－索罗门译码器,包括一个优选的有限域乘法电路,该电路有接线性链路连接的多个乘法器,其中第一乘法器的第一乘数是幅度A,第二乘数是一个常数。该电路按照加到αj上的线性合成α值运行,链路中的每个乘法器产生的连续的α值。多个选择器按照幅度αj启动乘法器的输出。最好由XOR门的逻辑网络实现的一个加法电路被连接到选择器上,用于把乘法器的启动的输出加起来,以便形成最后的乘积。
- 产生地址的卷积交错器及其方法-97117190.4
- 权五相 - 大宇电子株式会社
- 1997-07-02 - 1998-04-22 -
- 一种用于交错由N个数据构成具有预定交错电平B的数据流以随机化该数据流而纠错的卷积交错器,包括输入缓冲器;存储器;地址生成单元;输出缓冲器;和控制器,并公开一种生成存储器地址的方法。在生成存储器地址的方法中,垂直端数目为B－1和水平长度为(B－1)×M单元的基本存储器变换为垂直端数目为B－1和水平长度为(B/2)×M单元的中间存储器,并生成存取中间存储器的物理地址。
- 韦特比解码器中的同步方法及装置-97116208.5
- 崔荣培 - 大宇电子株式会社
- 1997-08-25 - 1998-04-15 -
- 一种韦特比解码器中的用于执行快速同步的同步装置,包括一相位转动器;一解紧缩单元;一位误差计数器,用于对解码数据进行卷积编码,并与来自解紧缩单元的解紧缩数据进行比较,对获得的位误差进行计数;一存储单元,用于存储经同步后的信道的码率;及一判定单元,用于使用来自位误差计数器的计数值,检测当前接收的信道的一码率,使用检测的码率或存储在存储单元中的码率,执行相位同步和模式同步。
- 用于VITERBI解码器中的追溯方法及装置-97118022.9
- 崔栄培 - 大宇电子株式会社
- 1997-06-16 - 1998-03-11 -
- 一种追溯装置,用于选择用于Viterbi解码器中的最可能的路径,该追溯装置包括一个或多于一个的处理元件,以基于一序列决定矢量进行追溯在它们之间以流水线方式连接。在每个处理单元中,在一预定周期期间延时N个决定矢量以产生1至N步延时决定矢量;在预定周期期间存储输入状态并产生1步延时状态;及多路复用装置基于1步延时状态顺序地对1步至N步延时的决定矢量进行多路复用,并将N步追溯状态提供给下一处理元件。
- 转移矩阵的形成方法及一种蜂窝无线系统接收机-96191764.4
- 奥利·皮雷恩 - 诺基亚电信公司
- 1996-12-03 - 1998-02-04 -
- 本发明涉及到在一种数字蜂窝无线系统接收机中转移矩阵的形成,该接收机包括维特比解码的转移矩阵计算单元的硬件实现。接收机包括一个移位寄存器(41)用于保存卷积码的产生多项式的系数。接收机还包括屏蔽装置(42),该屏蔽装置利用该多项式系数屏蔽维特比解码状态。此外,接收机包括奇校验装置(43和46),该装置用于形成被屏蔽的维特比解码状态的校验比特,该校验比特控制模块(44和45)形成转移矩阵。本方案兼取了软件和硬件实现二者之所长。
- 一种具有收缩的卷积编码装置和方法的数字通信系统-96191575.7
- R·拉米希;B·莫尔纳 - 艾利森公司
- 1996-01-22 - 1997-12-31 -
- 一种数字通信系统具有收缩卷积编码装置和方法。该数字通信系统包括一个编码器，用于对从一个发射机发射的一个数字输入进行编码，以及一个解码器，用于对在接收机处接收的该被编码的输入进行解码。该编码器包括一个具有比率为k/n的卷积编码电路，用于输出卷积编码的输出，以及一个收缩电路，用于收缩该卷积编码输出，以便达到为z/q的收缩码率，这里z＝γk。该收缩电路按照被选成具有比特长度L＝pγn的删除模式收缩该卷积编码输出，这里p≥2。该收缩电路输出收缩的码率为z/q的被收缩的输出并将该被收缩的输出发射到接收机。该接收机对该被发射的被收缩的输出进行解码并输出一个被解码的输出。
- 使用踪迹消除方法的维特比译码器的生存者存储器-97111227.4
- 崔炯辰;赵圣培;郑硕镇;李炯吉 - 三星电子株式会社
- 1997-02-28 - 1997-12-24 -
- 本发明公开一种使用踪迹消除方法的维特比译码器，包括以下部分路径存在信息发生部；多个单元，该多个单元包括路径存在信息存储器、路径消除信号发生器、路径存在信息更新器。本发明仅以简单的基本结构反复地连接而成，应用半导体电路，能够使输出数据的延迟小。
- 维特比解码方法和维特比解码装置-96111492.4
- 小野茂;桂村浩 - 冲电气工业株式会社
- 1996-08-23 - 1997-05-07 -
- 维特比解码方法及其装置，在从最初时间到距此为预定长度N的2倍的时间内作ACS处理后，直到最初时间进行通路跟踪处理，确定从最初时间到距此为预定长度N的时间的解码结果，多次重复ACS处理和通路跟踪处理，确定到最后时间的解码结果。这些，在整体控制装置16的控制下借助ACS处理装置14、跟踪处理装置19等进行。能不增加解码的处理量、减小通路信息的存储容量和缩短解码的延迟时间。
- 多层网格编码系统-95104462.1
- 林茂昭;王佳盈 - 林茂昭;王佳盈
- 1995-05-16 - 1996-11-27 -
- 本发明涉及一种数字信息传输系统中的信道编码技术，使用一个二元卷积码来设计多层网格编码，即单级多层网格编码。也可将一个以上的单级多层网格编码合并设计，成为一个级数少于层数的多层网格编码。利用该编码方式所设计的网格编码调制系统及二元网格码，在相加性白色高斯噪声通道中，其性能皆胜于目前已知的信道编码设计。
- 利用信号点变换检测信号点的装置和方法-95102474.4
- 池田保 - 索尼公司
- 1995-03-03 - 1996-04-10 -
- 一种检测经传输线传输的信号点的装置和方法。数据发送机对输入数据编码，并且按照格构代码调制技术变换该数据。变换后的数据被调制到特定的载波上，并被传输到数据接收机。数据接收机对任何检测到的载波相位移进行补偿，并将校正相位后的数据解码，从而快速地检测被接收数据的并行路径信息。
- 专利分类
