[发明专利]使用地址位移机制以增加所支持的高速缓冲存储器容量的微计算机系统无效
| 申请号： | 90103768.0 | 申请日： | 1990-05-24 |
| 公开（公告）号： | CN1020005C | 公开（公告）日： | 1993-03-03 |
| 发明（设计）人： | 拉尔夫M·贝根;帕特里克M;布兰德;马克E;迪安 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F12/02 | 分类号： | G06F12/02 |
| 代理公司： | 中国国际贸易促进委员会专利代理部 | 代理人： | 冯庚瑄 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 高速缓冲存储器控制器所支持的高速缓冲存储器容量可以通过位移CPU地址输出端与高速缓冲存储器控制器的地址输入端之间的关系及相应地加倍高速缓冲存储器线大小来进行扩充。在某些情况中，附加的逻辑生成一个隐藏的存储器周期以便从存储器中取出等于新线大小的数目的字节而与数据总线的宽度无关。这一隐藏的存储器周期是由一次读未命中与生成一个并非CPU生成的存储器地址的附加逻辑启动的。这一隐藏的存储器周期对CPU及高速缓冲存储器控制器是透明的。 | ||
| 搜索关键词： | 使用 地址 位移 机制 增加 支持 高速 缓冲存储器 容量 计算机系统 | ||
【主权项】：
1.一种多总线微计算机系统包括以一条CPU本地总线连接在一起的一个GPU及一个高速缓冲存储器子系统，所述高速缓冲存储器子系统包括一个高速缓冲存储器控制器及一个高速缓冲存储器，系统总线装置将所述高速缓冲存储器控制器连接到一个随机访问存储器与多个可寻址的功能单元；其中所述CPU有寻址输出端及所述高速缓冲存储器控制器有寻址输入端：其持征在于：所述CPU具有将某些所述CPU■■■连接到所述高速缓冲存储器控制器的某些所述寻址输入端的装置，使得CPU寻址输出■■■接■所述高速缓冲存储器控制器的对应应寻址输入■■。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/90103768.0/，转载请声明来源钻瓜专利网。
- 上一篇：车轮装配装置及安装方法
- 下一篇：薄型录音盘放音装置
