[发明专利]使用地址位移机制以增加所支持的高速缓冲存储器容量的微计算机系统

说明书

本发明涉及微计算机系统，特别涉及使用一个具有82385高速缓冲存储器控制器的高速缓冲存储器子系统的微计算机系统，该高速缓冲存储器子系统至少包括64KB高速缓冲存储器。

本申请与下列共同未决的申请相关，并已全部转让给本发明的受让人。

美国专利申请号198，893“使用82385高速缓冲存储器控制器选择性地指派写周期的方法与装置”，1988年5月26日以拉尔夫M.贝根（Ralph    M.Begun），派脱里克M.布兰特（Patrick    M.Bland）和马克E.迪安（Mark    E.Dean）的名义提出;

美国专利申请号198，895“在具有仲裁的80386/82385微计算机系统中运行的80386的系统总线争用”，1988年5月26日以派脱里克M.布兰特，马克E.迪安和菲利浦E.米灵（Philip    E.Milling）的名义提出;

美国专利申请号198，894“采用80386微处理器与82385高速缓冲存储器控制器动态确定总线大小的微计算机系统中的流水作业操作控制”，1988年5月26日以派脱里克M.布兰特，拉尔夫M.贝根和马克E.迪安的名义提出;以及

美国专利号198，890“在具有80386与82385的双总线微计算机系统中的延迟高速缓冲存储器写启动电路”，1988年5月26日以拉尔未M.贝根，派脱克M.布兰特和马克E.迪安的名义提出。

上述公开在此引用作为对比文件。

在微计算机系统中使用高速缓冲存储器子系统引发了若干吸引人的操作优点。由于这些从使用高速缓冲存储器子系统引发的优点部分地取决于高速缓冲存储器的大小，便产生了增加高速缓冲存储器大小的愿望使用高速缓冲存储器子系统的微计算机系统实际上是双总线微计算机系统。CPU与高速缓冲存储器子系统是通过可称为CPU本地总线相连接的。与CPU本地总线相分离的是一条系统总线，在这上面可以连接其它设备（I/O设备，增加的存储器等）。高速缓冲存储器子系统的存在，在一定程度上缓和了系统总线的任何读存储器访问，以至所寻找的信息也同时可在高速缓冲存储器子系统中找到。由于并非所有要求的信息都可在高速缓冲存储器子系统中找到，而写操作又通常既指向高速缓冲存储器子系统又指向存储器，所以在系统总线与CPU本地总线之间必须有某种连接。

将来自存储器设备的数据进行高速缓冲存储以支持来自一台给定的UPU的快速访问时间，并不是一个新概念。许多包含第一与第二级高速缓冲存储器的系统已经开发并上市。由于CPU时钟速度不断增加，这又不断地减少最小周期时间，正在为个人计算机系统研究高速缓冲存储器，以最大限度地提高它们的性能。许多公司（英特尔、日立、日本电气、东芝等）正在研制并出售高速缓冲存储器控制器片及子系统。大多数因受可利用的标记随机存储器的数量的限制，而只能支持最多32KB的高速缓冲存储数据随机访问存储器（RAM）。

双总线微计算机中流行的一类包含82385高速缓冲存储器控制器。制造厂商所出售的高速缓冲存储器控制器仅限于控制最多32KB的高速缓冲存储器。提高这种微计算机系统中的高速缓冲存储器的容量到32KB以上是大家所希望的。82385的规格与功能，说明可以在英特尔“微处理器与外部设备手册”与82385高性能32位高速缓冲存储器控制器”（1987）中查到。也可参看英特尔的“80386概论”与80386硬件参考手册（1886）。

因此，本发明的一个主要目的是提供一个使用82385高速缓冲存储器控制器的双总线微计算机系统，其中，高速缓冲存储器超过32KB。另一个目的是当高速缓冲存储器控制器本身无法支持这些增加的高速缓冲存储器容量时，提供装置以增加所支持的高速缓冲存储器。

如下文将要描述的，本发明提供一种体系结构与/或一种方法，用于将一个82385高速缓冲存储器控制器所能支持的高速缓冲随机访问存储器提高到至少64KB。这一体系结构也能用于任何设计成支持一定量的高速缓冲随机访问存储器的高速缓冲存储器控制器，并提供至少将该高速缓冲随机访问存储器加倍的能力。这里所描述的增加或加倍高速缓冲随机访问存储器的技术，并不需要额外的标记随机访问存储器而只需要最少量的附加支持逻辑。