[发明专利]多数据通道的中央处理器(CPU)结构

摘要

将各种功能单元包括计算机的中央处理器组织在一起使主运算器和包括一个辅助动算器在内的特别功能单元能访问数据寄存器，并能从高速缓冲存储器中存取文学常数和数据。由一条通用总线使功能单元与主数据通道紧密地偶合，同时允许CPU定序器根据多种情况进行转移，这些情况可由检测线来判别。功能单元发出的奇偶校验要比结果晚一个时钟周期，因此奇偶校验通道不会影响机器的周期。该结构允许选择某些未用的微码来检查CPU运行是否正确，即当两总线失比时可以停止CPU的运行。

主权项

1.用于数据处理系统中的流水线CPU的结构其特征是：用于第一数据通道中的算术逻辑运算装置，对操作数进行算术逻辑处理；在第二数据通道中用于处理操作数的多个可选择特殊功能的装置；多个第一寄存器装置，用于存储要处理的操作数。多个第一多路转换器装置，用于从上述第一寄存器装置中挑选出一个上述操作数；多个第二寄存器装置，是连接上述第一多路转换器装置，用于存放上述选出的操作数的；多个第二多路转换器装置，是为在上述选出的操作数中作进一步选择并将其选择的结果放到上述的第一和第二通道上；总线装置，是用于将上述的算术逻辑和上述的特别功能装置的结果送回到上述的第一和第二寄存器装置。