[发明专利]多数据通道的中央处理器(CPU)结构

说明书

本发明是关于数据处理系统中的中央处理器（CPU）。更确切地说，本发明是关于各种功能单元的组织，其中包括中央处理器（CPU）并能使主运算器（ALU）和各种特殊功能单元访问数据寄存器，从离速缓冲存储器中存取文字常数和数据。

在数据处理系统中，中央处理器是系统进行数据处理、逻辑、算术运算和其它数据变换的部分。CPU中各部件的物理和逻辑连接、即CPU中运算器和各种寄存器及多路转换器的物理和逻辑连接是称为数据通道。

大多数先有技术的CPU有一个单数据通道结构，即这种结构使得通过CPU的数据流只经过一条通道。

有些先有技术的CPU的设计是具有多数据通道的。这些CPU采用了很多多端口寄存器。然而，这样的布局需要用大的多路转换器。例如，在一个有30个寄存器的CPU中，每个多路转换器都需装有宽度为30行的输入口，才能对所有的寄存器服务。

此外，先有技术的CPU可以是也可以不是流水线结构，也就是在时间上要分成两级或多级，这样通过数据通道执行一条微指令要分几步进行。流水线结构使通过CPU的数据吞吐量加快，这是由于允许不同的连续指令的某些部分同时执行。比如，当正在执行第一条指令的后段时候，也可执行第二条指令的前段。

就发明者所知的采用上述先有技术的数据通道对一般任务来说是可以胜任的，然而每种方式都有如下一个或多个缺点。采用多端口的寄存器和多路转换器的多数据通道的CPU通常特点是由于使用了宽度较大的多路转换器就需要相对大量的部件。此外，这种多路转换器的使用对CPU的周期时间有限制作用，因为通常多路转换器越宽，其相应的选通时间就必定越长。

先有技术中非流水线结构的CPU通常不能达到流水线结构的指令吞吐量。

先有技术中使用宽多路转换器的多数据通道CPU的另一特点是具有能同时对两个以上的数据寄存器内容进行存取的灵活性。然而，这个灵活性，只是一种虚假的优点，因为统计的结果表明最常用的操作数是上一次操作的结果。

因此，尽管先有技术中有可利用的数据通道方案，但从性能和性能与价格比的观点看还有改进的余地。

在大多数先有技术系统中，CPU部分是不进行检查的，否则就需要另加昂贵的用于检查的硬件。进而，先有技术的CPU通常为完成微转移，在检测逻辑和各种功能单元之间需要有更多的连接。

因此，本发明的目的是提供CPU的数据通道结构，此种结构能克服一个或更多先有技术数据通道结构的缺点。

本发明的另一个目的是提供一具有多数据通道的CPU数据通道结构。

本发明进一步的目的是提供一个多数据通道的CPU结构，这种结构能够减少寄存器的端口和减少使用宽的多路转换器。

本发明的另一个目的是提供一个多数据通道的CPU结构，这种结构允许CPU在每个指令周期内进行一个以上的操作。

对于那些在本技术方面有一般技术的人，只要审阅一下本说明书和附图及随附的权项，就能了解本发明的这些目的及优点是很明显的。

已公布了一种多数据通道的CPU，其中数据源，如多寄存器文件，高速缓冲寄存器，文学常数寄存器，ALU输出和特别功能输出寄存器构成了两组操作数总线，一组供给ALU，另一组供给特殊功能单元组，此组单元的功能是由微码控制的。

每个操作总线来自多路转换器，这个多路转换器汇集了可能的数据来源，包括保存上一次ALU和特别功能部件运算结果的寄存器。

先有技术多数据通道结构通常使用一个或多个大的多路转换器将数据源进行单级的多路转换，而本发明是使用两级流水线，其中第一级完成寄存器组和其它寄存器多路转换器的译码，第二列对主多路转换器寻址并控制ALU和特殊功能单元的功能。特殊功能的控制包括从N个特殊功能单元中选择一个并定义其功能。

特殊功能是以紧密偶合的方式排列的，其中有一条辅助数据通道和一组N个特殊功能单元，每个单元能执行多项功能，并与主ALU数据通道相接。实际上能实现任何特殊功能，如，作为辅助的ALU;存取中间结果寄存器组;桶式移位器;在多处理器系统中通过处理机间的总线与其它处理器接口;与主存接口;执行中断;对可写控制存储器的读写存取;区间计时器;I/O通道接口等。

由于存在多条数据通道，就有可能实现对各种CPU子系统的检查。这种检查对系统用户来说是透明的。在某些操作中，可选择某些未用的微码以使当两条总线失比时，停止CPU运转。

图1是本发明CPU的框图。

图2是实现特殊功能的辅助ALU的框图。

图3是实现特殊功能单元的中间结果寄存器阵列的框图。

图4是特殊功能的奇偶校验产生器的硬件框图。