[其他]可编程序的脉冲干扰仿真器无效
| 申请号: | 85100582 | 申请日: | 1985-04-01 |
| 公开(公告)号: | CN85100582B | 公开(公告)日: | 1988-06-01 |
| 发明(设计)人: | 程时昕 | 申请(专利权)人: | 南京工学院 |
| 主分类号: | H04B1/00 | 分类号: | H04B1/00 |
| 代理公司: | 南京工学院专利事务所 | 代理人: | 陈昌柏 |
| 地址: | 江苏省南京*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明属于通信干扰和电脉冲产生技术领域。用一个低速的8位微型计算机,配以一个硬件随机数发生器URNG、一个乘法累加器、两个先入先出存贮器FIFO、一个定时器、一个数模变换器DAC和一个高频调制器M便能产生周期长达7.5×106的随机高频脉冲序列,输出脉冲的最高速率达106个脉冲/秒,脉冲幅度和脉冲间隔的概率分布函数可以根据需要独立地、任意地改变。仿真器体积小,使用方便,可用来测试HF、VHF、UHF波段的各种通信系统,为提高通信系统的抗脉冲干扰性能提供必要的测试手段。 | ||
| 搜索关键词: | 程序 脉冲 干扰 仿真器 | ||
【主权项】:
1、一种由计算机、调制——解调器及存贮器构成的可编程序脉冲干扰仿真器,其特征是采用微型计算机,该仿真器有多个并行接口,该仿真器还包括控制电路(13),三态门(14)和下列部件:a、一个FIFO存贮器接在乘法累加器(3)和数模转换器(7)之间,另一个FIFO存贮器接在乘法累加器(3)和数字定时器(5)之间,使仿真器输出脉冲的最高速率和FIFO存贮器的极限存取速率相等。b、乘法累加器(3)接在计算机的输出接口(9)、硬件随机数发生器(2)和两个FIFO发生器(4)之间,以完成线性内插的功能。c、硬件随机数发生器(2)的十六个输出头中有8个头接到计算机的输入接口(10)、(11),另8个头接到乘法累加器(3),实现分布函数的变换和提高精度。d、两个FIFO存贮器(4)IR端通过或门(12)与硬件随机数发生器(2)的触发端相联。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京工学院,未经南京工学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/85100582/,转载请声明来源钻瓜专利网。
- 上一篇:磁影响计算量板
- 下一篇:独立可调单电容二阶低通有源滤波器





