[发明专利]一种分步进位处理方法、系统、加法器有效
| 申请号： | 202310326654.2 | 申请日： | 2023-03-30 |
| 公开（公告）号： | CN116149599B | 公开（公告）日： | 2023-08-08 |
| 发明（设计）人： | 向开鹏;王官军;赵虎;肖文勇;何利蓉 | 申请（专利权）人： | 杭州雄迈集成电路技术股份有限公司 |
| 主分类号： | G06F7/506 | 分类号： | G06F7/506 |
| 代理公司： | 杭州裕阳联合专利代理有限公司 33289 | 代理人： | 杨琪宇 |
| 地址： | 310000 浙江省杭州市富阳*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路技术领域中的一种分步进位处理方法、系统、加法器，包括以下步骤：将长整数数据分为位宽相等的若干组数据组，并根据组序将每两组数据作为一组计算组，计算每组计算组的和数；基于每组和数得到对应的进位判断信号，并基于每组进位判断信号得到本组进位输出；基于每组和数以及本组进位输出，输出最终计算结果，解决了现有长整数加法计算时，因高位需要等待低位完成进位才能进行数据选择而导致电路运算速度低的问题。 | ||
| 搜索关键词： | 一种 分步 进位 处理 方法 系统 加法器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州雄迈集成电路技术股份有限公司，未经杭州雄迈集成电路技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310326654.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种螺旋波纹管的热熔对接连接机构
- 下一篇：一种基坑降排水自动控制装置及方法
- 同类专利
- 一种分步进位处理方法、系统、加法器-202310326654.2
- 向开鹏;王官军;赵虎;肖文勇;何利蓉 - 杭州雄迈集成电路技术股份有限公司
- 2023-03-30 - 2023-08-08 - G06F7/506
- 本发明涉及集成电路技术领域中的一种分步进位处理方法、系统、加法器，包括以下步骤：将长整数数据分为位宽相等的若干组数据组，并根据组序将每两组数据作为一组计算组，计算每组计算组的和数；基于每组和数得到对应的进位判断信号，并基于每组进位判断信号得到本组进位输出；基于每组和数以及本组进位输出，输出最终计算结果，解决了现有长整数加法计算时，因高位需要等待低位完成进位才能进行数据选择而导致电路运算速度低的问题。
- 节能型可变功率加法器及其使用方法-201880024647.4
- R·拉奥 - 高通股份有限公司
- 2018-03-28 - 2023-06-09 - G06F7/506
- 一种多位加法器装置包括：全加法器级，被配置为接收第一数据和第二数据的多个最低有效位(LSB)中的至少一些最低有效位；以及半加法器级，被配置为接收第一数据和第二数据的多个最高有效位(MSB)中的至少一些最高有效位；进位生成级，被耦合到全加法器级和半加法器级，其中进位生成级包括至少一个串行传播生成(PG)部件；以及后求和级，被耦合到进位生成级和半加法器级，并且被配置为生成第一数据和第二数据的部分和输出，其中多个LSB中的至少一些LSB的数目与多个MSB中的至少一些MSB的数目不同。
- 一种基于条件进位选择原理的16位加法器-201510788530.1
- 李彦平;唐建;黄菊;蒲永材;李泽银;赵发银;周月阳;江楚玲 - 绵阳市维博电子有限责任公司
- 2015-11-17 - 2016-04-06 - G06F7/506
- 本申请提供了一种基于条件进位选择原理的16位加法器，该加法器的进位部分采用条件进位选择原理实现，分别计算进位输入为0和1这两种情况下“和”，并且最终由多路选通器选择，从而进一步提高了加法器速度，使得加法器的性能能够满足高性能的DSP处理器的灵活性和高性能，且具有较小的功耗。
- 一种基于可逆逻辑的16位超前进位加法器-201310157476.1
- 庞宇;王骏超;林金朝;李章勇;李国权;周前能;王绍全;闫亚锋;钱骏洲;蔡骁 - 重庆邮电大学
- 2013-04-28 - 2013-08-07 - G06F7/506
- 本发明公开一种可逆逻辑超前进位加法器，涉及微电子技术领域。本发明由四级4位可逆超前进位加法器级联构成，每一级4位可逆超前进位加法器分别计算本级的4位本位运算结果以及相对应的进位输出将第一进位输出、第二进位输出、第三进位输出分别输入下一级4位可逆超前进位加法器相应的进位输入端作为其进位输入，第四进位输出进位输出作为16位可逆超前进位加法器的进位输出。本发明使用可逆逻辑的设计方法，来实现16位的超前进位加法器。能够大幅度减少电路延时。同时，遵循可逆逻辑理论的电路设计能够减少能量损耗甚至完全杜绝电路损耗。
- 一种基于可逆逻辑的16比特进位选择加法器-201210517924.X
- 庞宇;王骏超 - 重庆邮电大学
- 2012-12-06 - 2013-02-20 - G06F7/506
- 本发明公开一种可逆逻辑进位选择加法器，涉及微电子技术领域。与传统的逐位加法器不同，本发明使用可逆逻辑的设计方法，来实现16比特的进位选择加法器。进位选择加法器是对传统逐位加法器的优化，能够大幅度减少电路延时。同时，可逆逻辑能够在保证器件运算功能的前提条件下减少能量损耗。本发明对全加器进行可逆逻辑设计，使其在保证器件逻辑计算功能正确的条件下，大幅度减小器件的功耗。
- 专利分类
