[发明专利]一种基于FPGA的R(2+1)D网络硬件加速器(2+1)D卷积硬件结构在审
| 申请号： | 202310037292.5 | 申请日： | 2023-01-10 |
| 公开（公告）号： | CN116306844A | 公开（公告）日： | 2023-06-23 |
| 发明（设计）人： | 黄以华;向德昊;黄文津 | 申请（专利权）人： | 中山大学 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06N3/0464 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 郑堪泳 |
| 地址： | 510275 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的R(2+1)D网络硬件加速器(2+1)D卷积硬件结构，所述的硬件结构包括部署在FPGA上的加速器核；所述的加速器核通过AXI4总线与DDR相连，与DDR进行特征图和权重数据的交互；所述的加速器核还通过AXI4‑lite总线与host相连，host通过AXI4‑lite总线读写加速器核中的配置寄存器；所述的加速器核包括卷积模块、池化模块和全连接模块；所述的卷积模块负责整个加速器核90％以上的计算量和存储量，负责进行卷积计算和逐元素加法操作；所述的池化模块和全连接模块负责网络最后的平均池化和全连接层计算；所述的卷积模块采用流水式(2+1)D卷积硬件架构。 | ||
| 搜索关键词： | 一种 基于 fpga 网络 硬件 加速器 卷积 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中山大学，未经中山大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310037292.5/，转载请声明来源钻瓜专利网。
