[发明专利]一种基于FPGA的HEVC熵编码硬件加速器在审
| 申请号： | 202211283622.0 | 申请日： | 2022-10-20 |
| 公开（公告）号： | CN115695795A | 公开（公告）日： | 2023-02-03 |
| 发明（设计）人： | 陈志峰;黄萍;吴林煌 | 申请（专利权）人： | 福州时芯科技有限公司 |
| 主分类号： | H04N19/13 | 分类号： | H04N19/13;H04N19/70;H04N19/91;H04N19/96 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 陈明鑫;蔡学俊 |
| 地址： | 350108 福建省福州市闽侯县福州高新*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的HEVC熵编码硬件加速器。其执行预头信息编码、预上下文模型初始化CMI、编码单元CU预处理优化策略、残差编码控制架构和部分上下文索引流水计算方案；预头信息编码是指编码器启动时编码头信息；预上下文模型初始化CMI是指编码器启动时计算好B、P、和I Slice的初始上下文模型；编码单元CU预处理优化策略是指并行处理CU、PU和TU层信息，并在CU层增加两个FIFO用于存储PU和TU层产生的语法元素信息；残差编码控制架构是指将残差编码控制架构设计成4级流水线；部分上下文索引流水计算方案是使用三级流水线计算部分语法元素上下文索引。本发明在保持高吞吐量的同时，减少由复杂计算带来的路径延迟，提高工作频率。 | ||
| 搜索关键词： | 一种 基于 fpga hevc 编码 硬件 加速器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州时芯科技有限公司，未经福州时芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211283622.0/，转载请声明来源钻瓜专利网。
