[发明专利]基于多子群竞争PSO的限制长度的X结构Steiner最小树构建方法在审
| 申请号： | 202210833830.7 | 申请日： | 2022-07-14 |
| 公开（公告）号： | CN115630605A | 公开（公告）日： | 2023-01-20 |
| 发明（设计）人： | 刘耿耿;周茹平;郭文忠;陈国龙 | 申请（专利权）人： | 福州大学 |
| 主分类号： | G06F30/3947 | 分类号： | G06F30/3947;G06F30/398;G06N3/006;G06F111/04 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊;薛金才 |
| 地址： | 350108 福建省福州市*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于多子群竞争PSO的限制长度的X结构Steiner最小树构建方法，包括步骤如下：步骤1：加载电路数据；步骤2：进入MSCPSO搜索阶段；步骤3：使用极限穿障策略；步骤4：使用双精炼策略：步骤5：输出LRXSMT作为布线方案，结束算法。应用本技术方案可实现以充分利用障碍内部的可布线资源，从而有效缩短布线长度。 | ||
| 搜索关键词： | 基于 子群 竞争 pso 限制 长度 结构 steiner 小树 构建 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州大学，未经福州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210833830.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于二阶段学习路径规划的芯片全局布线实现方法-202310907381.0
- 杜星波;严骏驰;王崇华;钟睿哲 - 上海交通大学
- 2023-07-24 - 2023-10-27 - G06F30/3947
- 一种基于二阶段学习路径规划的芯片全局布线实现方法，在离线阶段构建并训练二阶段学习路径规划模型，在在线阶段，将布线及其引脚以及构造的条纹掩模输入二阶段学习路径规划模型，得到全局布线结果。本发明通过二阶段的学习框架，通过深度生成模型生成枢纽点；并将连接问题转化为RSMT问题，实现枢纽点和引脚的连接，确保所生成的全局布线的连通性，从而不需要更加耗时的后处理搜索，能够将PRNet生成路径的连通率从78％提升到100％，且线长率从1.008降低到1.004，且推断时间节省约50％。
- 芯片设计的布线规划方法及相关设备-202311183015.1
- 袁晓林;周亮 - 芯行纪科技有限公司
- 2023-09-14 - 2023-10-20 - G06F30/3947
- 本申请提供的一种芯片设计的布线规划方法及相关设备，该方法包括：获取芯片设计版图；确定所述芯片设计版图中任一层绕线层的全部绕线轨道，为每条所述绕线轨道进行第一值的赋值；根据所述芯片设计版图，确定所述任一层绕线层中的至少一个绕线障碍物在所述任一层绕线层的位置；响应于所述位置至少部分覆盖任一条所述绕线轨道，将该绕线轨道对应的赋值调整为第二值；对赋值为所述第二值的绕线轨道进行统计，输出统计结果，以根据所述统计结果对芯片设计的布线进行规划。
- 量子芯片的布线方法、装置、设备、计算机可读存储介质-202311149558.1
- 杨斌;张祥;郭伟贵;刘雪飞 - 量子科技长三角产业创新中心
- 2023-09-07 - 2023-10-13 - G06F30/3947
- 本发明公开一种量子芯片的布线方法、装置、设备、计算机可读存储介质，涉及量子芯片技术领域，采用蒙特卡洛树模型计算起始接口到对应的第一虚拟引脚之间的最佳连线路径，由于蒙特卡洛树模型可以根据采用以往布线后的布线结果进行数学模型的训练，进行自我学习，得到整体层面上的最优布线结果，实现对二维量子芯片的高效准确自动布线，最大限度提高量子芯片的布线效率；通过第一虚拟引脚的设置，使量子比特内的控制线通过起始接口及第一虚拟引脚与量子芯片的外部引脚连接，由于第一虚拟引脚之间的第一间距不小于预设的最小线间距，保证从起始接口到量子芯片的外部引脚之间的连接线的线间距不小于预设的最小线间距，减少信号串扰等问题出现的概率。
- 布线中考虑重叠边缘化的轨道分配方法-202310621419.8
- 俞文心;甘泽军;戚原瑞 - 西南科技大学
- 2023-05-30 - 2023-09-29 - G06F30/3947
- 本发明公开了布线中考虑重叠边缘化的轨道分配方法，包括以下步骤：输入全局布线结果、轨道初分配阶段、重叠减少阶段、重叠边缘化阶段、轨道分配结果。本发明属于轨道分配算法技术领域，具体是提供了一种使用重叠位置信息优化轨道分配的算法；使用离散化正则分布来计算重叠代价值的算法；使用基于历史代价值来解决轨道分配结果浮动的算法布线中考虑重叠边缘化的轨道分配方法。
- 考虑单位移动和复杂布线约束的增量三维全局布线方法-202110897960.2
- 钱翊仁;邹鹏;林智锋;兰琨;杨晓剑 - 上海立芯软件科技有限公司
- 2021-08-05 - 2023-09-22 - G06F30/3947
- 本发明涉及一种考虑单位移动和复杂布线约束的增量三维全局布线方法，包括如下步骤：步骤S1：基于预设布线电路网表和约束规则，通过拥塞感知3D全局布线器用最小的线长度和满足布线约束重新连接每个网络的所有引脚；步骤S2:采用线驱动运动评估方法确定移动单元的期望位置；步骤S3:根据得到的期望位置，采用增量策略移动单元并重新布线网络，直到每个引脚都连接起来，得到初始布线结果；步骤S4:采用边缘调整方法，进一步调整初始布线结果，得到最终的布线结果。本发明具有快速的单元运动，在显著缩短的运行时间内实现了最佳的解决方案质量，进一步优化线路长度。
- 一种针对PCB设计的装配孔安全检测方法、设备及介质-202310908865.7
- 李晓 - 浪潮思科网络科技有限公司
- 2023-07-24 - 2023-09-15 - G06F30/3947
- 本申请公开了一种针对PCB设计的装配孔安全检测方法、设备及介质，用以解决如下技术问题：现有技术中PCB工程师需要手动逐条检查装配孔与焊接元器件位置安全距离，不但费时费力，也容易遗漏。方法包括：获取PCB设计图像，并对PCB设计图像进行识别，以确定装配孔分类集；基于各装配孔分类子集中对应的装配孔的形状，匹配对应的装配件，并基于装配件，确定装配孔的外安全距离；在PCB设计图像中，确定装配孔在外安全距离内是否存在元器件，并在外安全距离内存在元器件的情况下，对装配孔进行标记告警。本申请通过上述方法有效的杜绝了人工检测时容易遗漏的情况，提升了PCB板卡的品质，提高了产品的可靠性。
- 一种多层级总体布线方法及系统-202310952802.1
- 李子睿;赵康;祁仲冬;翟建旺 - 北京邮电大学
- 2023-08-01 - 2023-08-29 - G06F30/3947
- 本发明公开一种多层级总体布线方法及系统，涉及布线技术领域，该方法包括：采用CUGR布线器对待布线电路进行初始布线得到初始布线网络；采用改进的多层级3D迷宫布线算法对所述初始布线网络进行路径搜索，得到所述待布线电路的布线方案；在所述改进的多层级3D迷宫布线算法中，计算粗化网格资源时，根据各粗化网格内总体布线单元所处位置为各总体布线单元的资源权重赋值。本发明提高布线效率的同时降低布线代价。
- 一种多模块芯片顶层时钟树设计方法及系统-202310623451.X
- 吴宇龙 - 上海亿家芯集成电路设计有限公司
- 2023-05-30 - 2023-08-25 - G06F30/3947
- 本申请公开了一种多模块芯片顶层时钟树设计方法及系统，涉及集成电路自动化设计领域。具体实现方案为：利用EDA工具完成顶层模块、逻辑单元以及元器件的布局；根据顶层逻辑单元与顶层模块之间时钟传播关系，按照互连线距离插入缓冲器单元并创建顶层模块与顶层逻辑单元之间时钟树；利用EDA软件将创建顶层模块与顶层逻辑单元之间时钟树所用的缓冲器单元替换成反相器单元；先将顶层模块与顶层逻辑单元之间的时钟树进行局部布线，再利用EDA软件完成全局时钟树综合、布线。本方法有助于降低到达模块时钟延迟，减小受到OCV影响，减少器件单元用量，降低功耗，提高时钟传播质量，减少设计迭代次数，缩短芯片设计周期。
- 快速拆除闭合环路和冗余节点的全局布线方法-202110596295.3
- 黄海山;黄志鹏;李旭;汪佳祥;陈伟杰;朱自然;陈建利 - 上海立芯软件科技有限公司
- 2021-05-30 - 2023-08-11 - G06F30/3947
- 本发明涉及一种快速拆除闭合环路和冗余节点的全局布线方法，包括如下步骤：S1：输入一个有闭合环路或冗余节点的线网初始解；S2：计算线网外边框、偏移量和线网所有连续节点的坐标，线网平移至坐标系原点；S3：根据外边框大小创建boxMap数组；S4：计算线网经过的所有边，存入edgeMap数组；S5：任意选取一个pin节点对线网进行深度优先搜索；S6：对线网进行后序遍历，当一个叶子节点不是pin节点时，删除该节点，递归回溯删除所有冗余节点；S7：对线网进行遍历，将线网中所有节点加上偏移量，得到拆除所有闭合环路和冗余节点的布线树。该方法有利于合理、快速地优化布线结果，降低布线难度。
- 基于多策略优化的超大规模集成电路多层总体布线方法-202110739932.8
- 刘耿耿;裴镇宇;郭文忠;郑筱媛;陈国龙 - 福州大学
- 2021-06-30 - 2023-07-21 - G06F30/3947
- 本发明涉及一种基于多策略优化的超大规模集成电路多层总体布线方法，包括步骤S1：在预连接布线阶段，采用虚拟容量的动态调整策略对通道容量进行适当调整缩减；步骤S2：在全局考量下的布线重组阶段找到最拥挤的布线区域，采用布线子区域的自适应扩展策略对其进行自适应扩展，根据布线后的不同拥堵度，对应地调整扩大的范围和扩张速度；步骤S3：在布线时采用虚拟容量的动态调整策略对通道虚拟容量进行动态调整，对不同通道方向上的通道容量进行相互补充，及时补充剩余通道容量较小的布线通道；步骤S4：采用基于A*算法的启发式搜索策略通过A*算法进行启发式搜索和布线。本发明能够提高布线容量的利用率，平衡布线器的布线效率和全局搜索的压力。
- 全局布线中快速局部拆线重布方法-202110596301.5
- 黄海山;陈伟杰;黄志鹏;李旭;汪佳祥;朱自然;陈建利 - 上海立芯软件科技有限公司
- 2021-05-30 - 2023-07-18 - G06F30/3947
- 本发明涉及一种全局布线中快速局部拆线重布方法，该方法获取线网中需要拆除连线的pin，拆除与pin节点直接相连的线段，拆除后得到若干个互不连通的子线网，然后再连接任意数量的不连通子线网，将拆除后得到的若干个子线网重新连接成一个连通的树结构。该方法有利于提高线网拆线重布的效率。
- 一种基于线路生成和顺序选择的强化学习全局布线方法-202310378097.9
- 杜星波;严骏驰;乔宇 - 上海人工智能创新中心
- 2023-04-07 - 2023-07-07 - G06F30/3947
- 本发明公开一种基于线路生成和顺序选择的强化学习全局布线方法。该方法包括：将目标芯片划分为多个网格，形成网格图，该网格图包含多个节点，每个节点表示一个单元；利用构建的强化学习布线模型，确定连接所述网格图中各节点的路径，以实现目标芯片的全局布线；其中所述强化学习模型包含第一智能体和第二智能体，第一智能体针对所述网格图完成各网络的初步布线结果，第二智能体从第一智能体生成的初步布线结果中选择一条网络进行拆除，进而利用第一智能体重新生成该网络的布线结果并计算更新的奖励值，第二智能体根据所述更新的奖励值优化对应的策略网络。本发明通过联合优化两个智能体实现全局布线，提升了芯片设计的性能和效率。
- 一种FPGA中可编程逻辑模块的连接方法、装置及电子设备-202310331240.9
- 请求不公布姓名 - 苏州异格技术有限公司
- 2023-03-30 - 2023-07-04 - G06F30/3947
- 本发明公开了一种FPGA中可编程逻辑模块的连接方法、装置及电子设备，当FPGA中存在的不同可编程逻辑模块之间连接时如果存在跨越其他模块的情况，则在其他模块内部重新分配每种信号线的优先级，并按照重新分配后的优先级对每种信号线在其他模块内部进行布局，并最终实现不同可编程逻辑模块之间的连接一致性。因此，通过实施本发明，通过合理地调整分配走线资源，减少了对其他模块内部等有走线资源争夺的模块的性能的影响，保障了FPGA内部不同可编程逻辑模块之间的连接一致性，并最终达到了FPGA内部全局的最佳效果。
- 布线资源预分配方法、装置、计算设备及存储介质-202310319749.1
- 曾智圣;黄增荣;黄志鹏;解壁伟;李兴权 - 鹏城实验室
- 2023-03-22 - 2023-06-30 - G06F30/3947
- 本发明公开了一种布线资源预分配方法、装置、计算设备及存储介质，属于电子设计自动化领域。所述方法包括：确定集成电路版图中的目标网格以及所述目标网格中的布线资源总量；将所述目标网格中各个目标线网的目标资源需求量作为变量，将作为变量的所述目标资源需求量和所述布线资源总量输入至预设的资源预分配模型以进行二次规划求解，得到各个所述目标线网在所述目标网格中的资源分配量。通过将本发明中的布线资源预分配方法，在集成电路布线之前进行资源的预分配，能够极大地避免布线拥塞的问题，提高集成电路版图资源的利用率。
- 一种跨分割修复方法、装置、电子设备及存储介质-202310091657.2
- 余华国 - 苏州浪潮智能科技有限公司
- 2023-02-09 - 2023-06-30 - G06F30/3947
- 本发明提供一种跨分割修复方法、装置、电子设备及存储介质，包括：获取所述电路板中存在跨分割的信号线以及所述信号线对应的参考平面，所述参考平面具有分割区，所述信号线在所述参考平面中的正投影与所述分割区有交叠；基于所述信号线在所述分割区中的正投影的尺寸，对所述分割区中的部分或全部区域进行封闭，得到封闭区；其中，所述信号线在所述分割区中的正投影位于所述封闭区中，所述封闭区的材料与所述参考平面的材料相同。由于对参考平面的分割区进行部分或全部的封闭，以使信号线在分割区中的正投影位于封闭区内，使得信号线跨越完整的参考平面。如此，实现简单且成本较低，大大提升了信号线跨分割修复的易实现性。
- 电路版图的拆分验证方法、双重图形光刻方法、存储介质-202210944133.9
- 陈巨光;林栋;陈杰;白耿;黄国勇;戴勇 - 深圳国微福芯技术有限公司
- 2022-08-05 - 2023-06-30 - G06F30/3947
- 本发明公开了一种电路版图的拆分验证方法、双重图形光刻方法、存储介质，其中电路版图的拆分验证方法，包括：扫描解析电路版图得到电路版图中的所有图形并进行预处理；将预处理后的所有图形插入到网格中，得到包含所有图形的图形列表，以及存储网格地址以及网格内的图形的网格索引；对图形列表进行遍历，在遍历的过程中根据掩膜分配规则将未分配掩膜的图形分配至双层掩膜当中的对应的掩膜上，同时根据间距规则查找已分配掩膜的图形之间是否存在相同掩模间距违规的情况，若存在，则将间距违规的两个图形记录为一对冲突节点；查找每一对冲突节点的冲突环，并报告所有冲突环。本发明可以为优化电路版图的设计提供有力的技术支撑。
- 一种标准单元版图优化方法、装置、系统和介质-202310273841.9
- 陆仁杰;陈岚 - 中国科学院微电子研究所
- 2023-03-17 - 2023-06-13 - G06F30/3947
- 本申请提供一种标准单元版图优化方法、装置、系统和介质，根据初始标准单元版图的实际工艺流程和结构参数，进行电学仿真，根据仿真结果计算初始标准单元版图的仿真性能指标；当仿真性能指标与预设性能指标一致时，根据初始标准单元版图的版图依赖效应模型拟合因子，建立版图依赖效应多项式模型，对初始标准单元版图的结构参数进行修正，得到修正后器件结构参数；建立紧凑模型，采用贪心算法对初始标准单元版图进行优化。利用半导体工艺以及器件模拟工具基于版图依赖效应建模，减少测试流片成本，通过生成紧凑模型，结合贪心算法快速生成优化的标准单元版图，提高标准单元版图优化效率，指导工艺开发早期提升标准单元版图性能，缩短研发周期。
- 一种光电子芯片版图布线方法、装置、设备及存储介质-202211720055.0
- 朱盈;常思垚;肖希;陈代高;胡晓;王磊 - 武汉邮电科学研究院有限公司;武汉光谷信息光电子创新中心有限公司
- 2022-12-30 - 2023-06-06 - G06F30/3947
- 本发明公开了一种光电子芯片版图布线方法、装置、设备及存储介质，涉及光电子芯片版图自动化设计布线技术领域，该方法包括以下步骤：将光电子芯片版图映射成网格，并将参数化单元PCell端口映射成点坐标，将需要布线的波导映射为线段；以网格中的田字格为基本单元，将田字格中心坐标、以及过田字格中心坐标的线段组合方式定义为变量；设置PCell端口之间的路径、路径上的点和线段的限制条件；利用变量表示路径的长度，并基于限制条件，根据要实现的等长路径，计算对应的变量值，以确定路径规划，最终将路径规划映射为波导走线。本发明可以保证布线时波导长度相等，弯曲波导数量相等，且同时保证波导占用面积最小，波导总长度最短。
- 一种光电子芯片版图布线方法、装置、设备及存储介质-202211720072.4
- 朱盈;肖希;常思垚;王磊 - 武汉邮电科学研究院有限公司;武汉光谷信息光电子创新中心有限公司
- 2022-12-30 - 2023-06-06 - G06F30/3947
- 本发明公开了一种光电子芯片版图布线方法、装置、设备及存储介质，涉及光电子芯片版图自动化设计布线技术领域，包括：将光电子芯片版图映射成网格，将PCell端口映射成点坐标，将需要布线的波导映射为线段；以网格中田字格为基本单元，将田字格中心坐标、路径交叉情况、过田字格中心坐标的线段组合方式定义为变量；设置PCell端口之间的路径、路径上的点和线段的限制条件；利用变量表示路径的长度，基于限制条件，根据要实现的等长路径，计算对应的变量值，以确定路径规划，将路径规划映射为波导走线，在对应位置添加Crossing波导单元。本发明可保证布线时波导长度相等，弯曲波导数量相等，Crossing波导单元数量相等，同时保证波导占用面积最小，波导总长度最短。
- 一种元件摆放位置的确定方法、系统及装置-202110192734.4
- 刘俊麟 - 山东英信计算机技术有限公司
- 2021-02-20 - 2023-06-02 - G06F30/3947
- 本发明公开了一种元件摆放位置的确定方法、系统及装置，预先为预摆放的目标元件设定其对应的设计规范的需求值；在移动目标元件时，自动分析目标元件在当前摆放位置下对应的目标设计规范的实际值；判断目标设计规范的实际值与需求值的差值是否在目标设计规范的设计允许范围内；若否，则进行目标元件的当前摆放位置不符合目标设计规范的提示，以供设计工程师根据目标元件的提示信息，将目标元件移动至符合目标设计规范的位置。可见，本申请对设计工程师的要求较低，且提高了工作效率及元件摆放位置评估的准确性，设计质量得到有效提升。
- 一种布局分析方法、装置、电子和设备及存储介质-202310108022.9
- 王毓千;梁洪昌;晋大师 - 海光信息技术股份有限公司
- 2023-02-13 - 2023-05-05 - G06F30/3947
- 本申请涉及一种布局分析方法、装置、电子设备及存储介质，本申请属于集成电路领域。该布局分析方法包括：对从待分析的数字电路中找到的寄存器阵列进行切分；对各个存储块所在的数字电路进行综合以及布局布线分析，得到分析结果。本申请在进行布局布线分析时，不再按照正常的布局布线方式进行，而是先对找到的寄存器阵列进行切分，将其切分成N个存储块，之后，再进行布局布线分析，这样可以降低走线的长度，进而可以改善当前芯片的速度提不上去，时序延时大的问题。
- 一种加固型内存设计方法、系统、装置及存储介质-202211621327.1
- 李华;王婷;周生瑞;于洪洋 - 西安超越申泰信息科技有限公司
- 2022-12-16 - 2023-03-21 - G06F30/3947
- 本发明公开了一种加固型内存设计方法、系统、装置及存储介质，涉及内存系统设计技术领域，包括6U板卡以及安装在6U板卡上的FT2000+/64主芯片和其他组件，采用表贴式内存颗粒进行内存布置，使用CPU的8个通道，每个通道一个Rank；每个Rank有8个内存颗粒，分别为正面4个内存颗粒和对应的背面4个内存颗粒；对于每个Rank，数据信号由CPU的每个芯片管脚直接连接到所述的8个内存颗粒，信号由CPU发出，采用串行模式，经过每一个内存芯片。本发明基于飞腾平台FT2000+/64主芯片6U板卡设计，可以充分利用主芯片的8个内存通道，并且优化了信号完整性，从而提高内存频率，提高内存总带宽。
- 一种提高产品良率的金属线布线方法和系统-202111094420.7
- 王巍 - 圣邦微电子（北京）股份有限公司
- 2021-09-17 - 2023-03-21 - G06F30/3947
- 本申请公开了一种提高产品良率的金属线布线方法和系统，所述方法包括布置第一金属层，并在所述第一金属层上方钝化层开窗；在第一金属层下方布设第二金属层，并在第一金属层和第二金属层之间设置钝化层；若第二金属层下方还有第三金属层时，相邻金属层的走线方向优选垂直布设；不能垂直布设时采用间距错开的方式布设；在第二金属层和第三金属层之间设置钝化层。本发明可在不用减小焊线线径的条件下解决了现有开窗下金属层打裂的问题。
- 基于深度强化学习的轨道分配方法-202211415888.6
- 刘耿耿;吴震渊;郭文忠 - 福州大学
- 2022-11-12 - 2023-02-28 - G06F30/3947
- 本发明提出基于深度强化学习的轨道分配方法，可提高超大规模集成电路设计布线阶段的轨道分配质量，所述方法采用双深度Q网络(Double Deep Q‑Network,DDQN)算法统筹所有布线层、所有导线以及所有轨道的状态，该算法引入奖赏函数，将动作和状态相互映射，通过计算导线在不同状态下的重叠成本和障碍成本来评估重叠成本和障碍成本是增加或是减少，以此来区分是反馈正向奖赏或是负向奖赏，从而持续提升策略神经网络选取动作的合理性，同时利用策略神经网络和ε‑greedy算法共同选取动作，利用目标神经网络来更新Q值，以防止算法陷入局部最优；本发明提升了算法的运行速度和效率，能提高布线方案的可布线性。
- 模拟布线方法、制造方法、芯片及装置、设备、存储介质-202210157170.5
- 席瀚喆;崔正义;晋力京 - 北京百度网讯科技有限公司
- 2022-02-21 - 2023-02-28 - G06F30/3947
- 本公开提供了量子芯片的模拟布线方法、制造方法、装置、设备及存储介质，涉及量子技术领域。具体实现方案为：获取待进行布线处理的量子芯片所包含的器件层中器件阵列的阵列信息，器件阵列至少包括耦合器阵列，以及量子比特阵列；获取量子芯片所包含的接线层中元件阵列的阵列信息；元件阵列至少包括读取腔阵列和圆形盘阵列，读取腔阵列中读取腔用于与量子比特的读取端口进行电性连接，圆形盘阵列中圆形盘用于与量子比特的控制端口或耦合器的控制端口进行电性连接；在基于器件阵列的阵列信息、元件阵列的阵列信息，以及总端口数量确定接线层中的布线空间满足布线条件的情况下，至少展示自动化布线处理后的所述接线层的目标布线效果图。
- 基于多子群竞争PSO的限制长度的X结构Steiner最小树构建方法-202210833830.7
- 刘耿耿;周茹平;郭文忠;陈国龙 - 福州大学
- 2022-07-14 - 2023-01-20 - G06F30/3947
- 本发明提供了一种基于多子群竞争PSO的限制长度的X结构Steiner最小树构建方法，包括步骤如下：步骤1：加载电路数据；步骤2：进入MSCPSO搜索阶段；步骤3：使用极限穿障策略；步骤4：使用双精炼策略：步骤5：输出LRXSMT作为布线方案，结束算法。应用本技术方案可实现以充分利用障碍内部的可布线资源，从而有效缩短布线长度。
- 全局布线的预测方法、装置、设备及存储介质-202211161361.5
- 葛瑞峰;丁轶群;曹高晨;刘铭照;戴书旭;王磊 - 深圳鸿芯微纳技术有限公司
- 2022-09-23 - 2023-01-20 - G06F30/3947
- 本申请提供一种全局布线的预测方法、装置、设备及存储介质，涉及数据处理技术领域。该方法包括：对待预测芯片进行特征提取，确定所述待预测芯片的特征向量；所述待预测芯片的特征向量包括：管脚数量、宏模块数量和线网数量；采用预设预测模型，对所述待预测芯片的特征向量进行分析，确定所述待预测芯片对应的布线分布。相对于现有技术，避免了对于布线需求估计的不准确的问题。
- 用于预测详细布线拓扑和轨道使用的机器学习模型-202210641755.4
- Y·李;P·V·斯里尼瓦斯 - 美商新思科技有限公司
- 2022-06-07 - 2022-12-23 - G06F30/3947
- 提供了用于预测详细布线拓扑和轨道使用情况以用于电子电路设计的准确电阻和电容估计的机器学习模型。系统接收电路设计的网表表示。系统使用网表表示执行全局布线以生成一组段。段表示由全局布线所布线的网络的一部分。该系统将从段中提取的特征作为输入提供给一个或多个机器学习模型。一个或多个机器学习模型中的每一个机器学习模型被配置为预测所输入的段的属性。预测的属性与使用详细布线信息所确定的对应属性具有超过阈值的相关性。系统执行一个或多个机器学习模型来预测由网表的全局布线输出的一组段中的每一个段的属性。系统基于预测的属性来确定用于电路设计的网络的寄生电阻值和寄生电容值。
- 照明线路布线方法及电子设备-202210940495.0
- 宋英豪;连文强;浮颖彬;李延鹏;贾忠良 - 贝壳技术有限公司
- 2022-08-03 - 2022-12-09 - G06F30/3947
- 本申请提供一种照明线路布线方法及电子设备，该方法包括：获取待布线房屋的三维户型信息；基于所述三维户型信息以及预设布线算法，生成不同照明回路之间的第一路径、同一照明回路中不同类型的点位之间的第二路径以及同一照明回路中相同类型的点位之间的第三路径；根据所述第一路径、所述第二路径和所述第三路径，生成连接所述待布线点位中所有点位、且路径最短的目标路径，并按照所述目标路径进行布线。本申请提供的照明线路布线方法及电子设备，用于室内房屋照明线路的自动布线，降低室内装修或改造时的照明线路的布线及安装成本。
- 基于力导向的集成门极换流晶闸管元器件散热布局方法-202211269604.7
- 高旭明;张爱民;王啸宇;黄晶晶;吕书海 - 高旭明
- 2022-10-18 - 2022-12-09 - G06F30/3947
- 一种基于力导向的集成门极换流晶闸管元器件散热布局方法，由预布局、确定元器件的布局、确定是否接受新布局、判断是否达到终止条件、输出最优布局步骤组成。本发明根据多叠层PCB尺寸进行预布局，热通量梯度和相邻元器件间距对元器件初始位置进行偏移量的迭代，在移动过程中避免发生多叠层PCB越界或元器件重叠，得到新布局，根据目标函数值以及两种布局元器件热通量的相对误差，考虑是否接受新布局，在新布局基础上判断是否达到终止条件，输出最优布局。本发明具有元器件布局合理、散热速度快、散热效率高等优点，可用于集成门极换流晶闸管元器件的合理布局。
- 专利分类
