[发明专利]一种模拟分频器在审
| 申请号： | 202210334585.5 | 申请日： | 2022-03-30 |
| 公开（公告）号： | CN114665865A | 公开（公告）日： | 2022-06-24 |
| 发明（设计）人： | 贾雪绒 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | H03K23/00 | 分类号： | H03K23/00 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 张晓薇 |
| 地址： | 710000 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种模拟分频器，该模拟分频器包括第一模拟锁存器与第二模拟锁存器，第一模拟锁存器的输出端连接第二模拟锁存器的输入端，第二模拟锁存器的输出端连接第一模拟锁存器的输入端；模拟分频器接收模拟信号，通过第一模拟锁存器与第二模拟锁存器对模拟信号进行放大及采样处理，以实现对模拟信号的分频。本申请通过设置第一模拟锁存器的输出端连接第二模拟锁存器的输入端，且第二模拟锁存器的输出端连接第一模拟锁存器的输入端，实现对模拟信号的分频。 | ||
| 搜索关键词： | 一种 模拟 分频器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210334585.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于监测电源开关的控制信号的脉冲计数寄存器-202310291753.1
- T·雷特;M·克鲁格;M·巴赫胡博 - 英飞凌科技股份有限公司
- 2023-03-23 - 2023-09-26 - H03K23/00
- 本公开涉及一种用于监测电源开关的控制信号的脉冲计数寄存器。本公开描述了用于标识电源开关的控制信号的潜在问题的电路和技术。更具体地，本公开描述了寄存器(例如，易失性或非易失性存储元件)的使用，该寄存器被配置为对驱动器电路或其他控制电路内的脉冲调制(PM)信号的上升沿和/或下降沿进行计数。通过对驱动器电路内的PM信号的边沿进行计数，可以基于不同计数器之间的失配来标识信令问题。这些技术可以由驱动器电路用来检测电路问题，或者可以在设备故障之后进行寄存器的读出，以便帮助标识信令问题是否已经导致设备故障。
- 一种高速脉冲诊断计数系统-202320349629.1
- 李向广;陈世闯;李旭海 - 安图实验仪器（郑州）有限公司
- 2023-03-01 - 2023-09-05 - H03K23/00
- 本实用新型公开了一种高速脉冲诊断计数系统，包括第一比较器、第二比较器、第一差分信号接收器、第二差分信号接收器、逻辑计算器、计数器。第一比较信号、第二比较信号均为比较电压信号，第一比较电压值第二比较电压值；第一、第二差分信号接收器的差分信号分别同时输出到逻辑计算器中进行幅值计算，将位于第一与第二比较电压值之间的待检测脉冲同步信号的电压幅值判断为合格的脉冲同步信号，输出到所述计数器中，并将电压幅值小于第一比较电压值和大第二比较电压值的待检测脉冲同步信号滤除，实现对待检测脉冲同步信号幅值筛选目的。计数器对输入的合格待检测脉冲同步信号进行计数统计、存储，达到准确检测及脉冲数量的精确计数。
- 双边沿触发的异步格雷码计数器-202310444149.8
- 郭仲杰;李林;王杨乐;许睿明;吕楠;张鹤玖 - 西安理工大学
- 2023-04-23 - 2023-07-25 - H03K23/00
- 本发明公开了一种双边沿触发的异步格雷码计数器，将第一级触发器Rise1作为上升沿触发的D触发器，将其余各级触发器Fall1、Fall2和Fall3作为下降沿触发的D触发器。本发明解决了现有格雷码计数器由于第一级标志信号的产生导致时钟频率的利用没有达到最大化的问题。
- 步进驱动器脉冲计数方法和装置-202310247460.3
- 李信锋;罗清伟 - 深圳市杰美康机电有限公司
- 2023-03-15 - 2023-06-27 - H03K23/00
- 本发明涉及一种步进驱动器脉冲计数方法和装置，涉及步进驱动器脉冲计数技术，该方法获取脉冲计数标识位的标识值，根据脉冲计数标识位的标识值进行脉冲计数，包括：若脉冲计数标识位的标识值为0，则根据当前脉冲计数器值、历史脉冲计数器值计算下一时刻脉冲计数值，历史脉冲计数器值是上一个中断采集周期的脉冲计数器值；若脉冲计数标识位的标识值为1，则根据当前时刻脉冲计数值、当前脉冲计数器值、历史脉冲计数器值计算下一时刻脉冲数值，解决了现有技术中的步进驱动器过程中，电机方向和脉冲之间的时间差难以控制在需求范围之内的问题。
- 一种宽带高速多模可编程分频器-202310228543.8
- 伍锡安;田彤 - 中国科学院上海微系统与信息技术研究所
- 2023-03-10 - 2023-06-02 - H03K23/00
- 本发明涉及一种宽带高速多模可编程分频器，包括可编程分频器模块、sigma‑delta调制器模块、加法器模块和算法控制模块；所述可编程分频器模块包括预分频器、P计数器和吞脉冲S计数器；所述预分频器集成了M/M+1以及2M/2M+1的分频功能；所述sigma‑delta调制器用于产生‑3～4的随机数；所述加法器用于将所述随机数与外部数字输入Int[n:0]相加；所述算法控制模块用于控制所述吞脉冲S计数器的工作位数以及基于所述加法器的输出L[n‑1:0]进行处理满足所述可编程分频器模块的逻辑要求。本发明能够拓宽分频器工作的频率范围，同时降低电路的复杂度、功耗和面积。
- 多模分频器和电子装置-202210449000.4
- 周艳平;吴瑞砾;陈俊杰 - 杭州地芯科技有限公司
- 2022-04-26 - 2023-03-31 - H03K23/00
- 本申请提供一种多模分频器和电子装置。该多模分频器中的占空比调节电路用于根据第一输出时钟信号以及部分分频单元所接收的模数输入信号生成第二输出时钟信号，其中，第二输出时钟信号的频率与第一输出时钟信号的频率相同，而第二输出时钟信号的占空比与第一输出时钟信号的占空比不同。本申请提供的多模分频器输出的时钟信号的占空比整体上更趋近于50％。
- 一种低工作电压高频分频器-202222862795.X
- 黄志勇;吴泽庆;周命福 - 深圳市德兴达科技有限公司
- 2022-10-28 - 2023-03-28 - H03K23/00
- 本实用新型公开了一种低工作电压高频分频器，包括输入隔离耦合单元、第一全差分锁存放大单元、第二全差分锁存放大单元和输出整形电路，输入隔离耦合单元与第一全差分锁存放大单元、第二全差分锁存放大单元连接，输出整形电路与第一全差分锁存放大单元、第二全差分锁存放大单元连接，输入隔离耦合单元把输入的震荡信号分别隔离耦合到不同的开关管，以控制开关管的导通或截止，第一全差分锁存放大单元、第二全差分锁存放大单元实现对输入信号的采样、放大和锁存，输出整形电路把已经分频的信号进行整形，输出上升沿、下降沿更陡峭的纯数字信号，输出给后续的数字电路使用。本实用新型能保证微功耗、宽输入动态范围、高频、低成本特性对预分频器设计的要求。
- 一种高速脉冲计数模块-202222881281.9
- 王聪;唐鹏桢;尤红艳;王超;刘聪;魏文娟 - 安图实验仪器（郑州）有限公司
- 2022-10-31 - 2023-03-24 - H03K23/00
- 本实用新型公开了一种高速脉冲计数模块，包括单片机、计数单元和逻辑门控单元；单片机的开关信号输出端与所述逻辑门控单元的控制信号输入端连接，用于控制逻辑门控单元的打开与关闭；单片机的清零信号输出端与计数单元的清零信号输入端连接，单片机通过清零信号控制计数单元的计数值；计数单元的数据输出端通过总线与单片机的数据输入端连接，计数单元的数据输入端与逻辑门控单元的数据输出端连接，用于对高速脉冲信号计数，逻辑门控单元数据输入端与高速脉冲信号输入端连接。本实用新型采用价格低廉的单片机、逻辑门控单元组成高速脉冲计数电路，在成本上优势更明显；同时减少了可编程器件，计数单元由纯硬件电路实现，更加稳定可靠。
- 一种具有抗辐照功能的分频器电路-201811434619.8
- 郭阳;袁珩洲;陈建军;梁斌;池雅庆;陈希 - 中国人民解放军国防科技大学
- 2018-11-28 - 2023-03-21 - H03K23/00
- 本发明公开一种具有抗辐照功能的分频器电路，包括三个以上的分频器单元以及一个投票器单元，各分频器单元的输出端分别与投票器单元的输入端连接，投票器单元的输出端反馈连接至各分频单元的输入端。本发明具有结构简单、成本低、具有抗辐照功能以及软错误率低等优点。
- 分频电路-202211059189.2
- 李闻界;管逸 - 上海韬润半导体有限公司
- 2022-08-31 - 2022-11-22 - H03K23/00
- 本发明涉及一种分频电路。该分频电路接收基准时钟信号输入，并包括除三单元和选择单元。除三单元用于根据所述基准时钟信号而产生频率是所述基准时钟信号的频率的1/3的多个除三信号。选择单元接收所述多个除三信号中的两个除三信号，并根据所述基准时钟信号而在所述多个除三信号中的两个除三信号之间选择，以产生第一选择信号。
- 一种格雷码计数器及图像传感器-202221004284.8
- 不公告发明人 - 四川创安微电子有限公司
- 2022-04-27 - 2022-10-28 - H03K23/00
- 本实用新型公开了一种格雷码计数器及图像传感器，包括若干格雷码生成部，称为第0格雷码生成部、第1格雷码生成部、…、第N‑1格雷码生成部和第N格雷码生成部；所述第0格雷码生成部的时钟端直接连接原始时钟信号；所述第1格雷码生成部的时钟端和原始时钟信号之间设置有与门U1，其他格雷码生成部的时钟端和原始时钟信号之间都设置有计数时钟控制部。本实用新型具有的优点是直接生成格雷码输出，解决了采用二进制码导致的飞码问题；格雷码输出DFF结构完全一致，方便版图布局；通过对输入原始计数时钟的控制，让格雷码每个Bit的输入时钟，只在该Bit翻转时才有效，进而降低了格雷码计数器的功耗。
- 时钟分频电路及电子设备-202210746375.7
- 唐海琪;蔡权雄;牛昕宇 - 山东产研鲲云人工智能研究院有限公司
- 2022-06-29 - 2022-09-20 - H03K23/00
- 本发明公开一种时钟分频电路及电子设备，时钟分频电路包括：控制电路接收第一外部设备输出的时钟信号和时钟分频系数，输出对应的奇/偶数触发信号，还对接收到的时钟信号进行计数得到计数值，并根据所述计数值与所述时钟分频系数的对应关系，通过所述输出端输出翻转触发信号；第一触发器接收到翻转触发信号时采集时钟信号上升沿输出第一时钟采集信号；第二触发器接收到奇数触发信号及第一时钟采集信号时采集时钟信号下降沿输出第二时钟采集信号；输出逻辑门电路在第一时钟采集信号和第二时钟采集信号满足预设触发条件时输出时钟输出信号至外部设备。本发明解决了支持奇数和偶数50％占空比的时钟分频器结构复杂、生产成本高及重用性低的问题。
- 一种预分频器-202110641848.2
- 王三路;张秀娟;李广进 - 西安博瑞集信电子科技有限公司
- 2021-06-09 - 2022-09-20 - H03K23/00
- 本发明适用于射频集成电路领域，公开了预分频器，包括级联的2或3分频电路，分别为第零级2或3分频电路至第四级2或3分频电路，相邻两级2或3分频电路由晶体管开关连接，晶体管开关控制相邻两级2或3分频电路之间的通断，第零级2或3分频电路对时钟信号进行2‑3分频，第零级2或3分频电路和第一级2或3分频电路导通，对时钟信号进行4‑7分频，第零级2或3分频电路至第二级2或3分频电路导通，对时钟信号进行8‑15分频，第零级2或3分频电路至第三级2或3分频电路导通，对时钟信号进行16‑31分频，第零级2或3分频电路至第四级2或3分频电路导通，用于对时钟信号进行32‑63分频，该预分频器在实现1到63分频功能的同时，优化了芯片的面积和功耗。
- 整数分频器及电子设备-202123442676.0
- 严皓 - 南京金阵微电子技术有限公司
- 2021-12-30 - 2022-09-06 - H03K23/00
- 本公开提供一种整数分频器及电子设备。所述整数分频器包括分频电路和占空比调整电路，其中：所述分频电路用于对所述时钟信号进行N分频处理以生成多个具有不同相位的同频信号；所述占空比调整电路用于对一个或多个具有不同相位的所述同频信号进行组合逻辑处理以生成占空比为
- 格雷码计数信号分布系统-202010302645.6
- 樱井贤;海老原弘知 - 豪威科技股份有限公司
- 2020-04-13 - 2022-08-26 - H03K23/00
- 本申请案涉及一种格雷码计数信号分布系统。计数器分布系统包含N位计数器以接收第一计数时钟以生成多个数据位，所述多个数据位包含下部数据位线上的下部数据位和上部数据位线上的上部数据位。所述上部数据位包含至少一个冗余位以为所述计数器分布系统提供错误校正。多个锁存器耦合到所述N位计数器。所述下部数据位线中的每一个和所述上部数据位线中的每一个耦合到所述锁存器中的至少一个。所述锁存器经布置成多个锁存器分组。每一锁存器分组耦合到相应锁存器启用信号。每一锁存器分组中的每一锁存器经耦合以响应于所述相应锁存器启用信号而锁存所述多个数据位中的相应一个。
- 二分频闩锁及二分频器-202220143508.7
- 杨军;周思宁;石峰;张庚兆 - 上海三菲半导体有限公司
- 2022-01-19 - 2022-08-19 - H03K23/00
- 本实用新型公开二分频闩锁，属于分频器及分频闩锁技术领域，包括第三反相器；第四反相器；第一开关管，第一端与直流电源的正极电气连接，第二端与第三反相器、第四反相器的正电源输入端电气连接；第一电容，其第一端与第一开关管的第三端电气连接，第二端作为第一时钟信号的输入端；第二开关管，其第一端与地电气连接，第二端与第三反相器、第四反相器的负电源输入端电气连接；第二开关管的第三端控制第二开关管的第一端、第二端连通或断开；第二电容，第一端与第二开关管的第三端电气连接，第二端作为第二时钟信号的输入端。它能够降低分频器正常工作所需的第一时钟信号、第二时钟信号的摆幅，从而降低电流消耗。本实用新型还公开二分频器。
- 一种低工作电压高频分频器-202210683051.3
- 黄志勇;吴泽庆;周命福 - 深圳市德兴达科技有限公司
- 2022-06-17 - 2022-07-22 - H03K23/00
- 本发明公开了一种低工作电压高频分频器，包括输入隔离耦合单元、第一全差分锁存放大单元、第二全差分锁存放大单元和输出整形电路，输入隔离耦合单元与第一全差分锁存放大单元、第二全差分锁存放大单元连接，输出整形电路与第一全差分锁存放大单元、第二全差分锁存放大单元连接，输入隔离耦合单元把输入的震荡信号分别隔离耦合到不同的开关管，以控制开关管的导通或截止，第一全差分锁存放大单元、第二全差分锁存放大单元实现对输入信号的采样、放大和锁存，输出整形电路把已经分频的信号进行整形，输出上升沿、下降沿更陡峭的纯数字信号，输出给后续的数字电路使用。本发明能保证微功耗、宽输入动态范围、高频、低成本特性对预分频器设计的要求。
- 计数电路及操作系统-202111540947.8
- 刘则言 - 新唐科技股份有限公司
- 2021-12-16 - 2022-07-01 - H03K23/00
- 本发明揭露一种计数电路及操作系统，用以提供一输出计数值。一交换电路根据一第一选择信号，将第一及第二输入信号的一者作为一第一输出信号，并将第一及第二输入信号的另一者作为第二输出信号。一模式选择电路根据一第二选择信号，将第一及第二输出信号作为第一及一第二信道信号，或是将第一及该第二输出信号作为第三及第四信道信号。当第一信道信号或第二信道信号由一第一电平变化至一第二电平时，一第一处理电路调整一第一计数值。当第三信道信号由第一电平变化至第二电平时，一第二处理电路调整一第二计数值。一输出电路将第一或第二计数值作为输出计数值。
- 一种模拟分频器-202210334585.5
- 贾雪绒 - 西安紫光国芯半导体有限公司
- 2022-03-30 - 2022-06-24 - H03K23/00
- 本申请公开了一种模拟分频器，该模拟分频器包括第一模拟锁存器与第二模拟锁存器，第一模拟锁存器的输出端连接第二模拟锁存器的输入端，第二模拟锁存器的输出端连接第一模拟锁存器的输入端；模拟分频器接收模拟信号，通过第一模拟锁存器与第二模拟锁存器对模拟信号进行放大及采样处理，以实现对模拟信号的分频。本申请通过设置第一模拟锁存器的输出端连接第二模拟锁存器的输入端，且第二模拟锁存器的输出端连接第一模拟锁存器的输入端，实现对模拟信号的分频。
- 一种分频器电路及频率合成器-202210139588.3
- 何力;杨奕 - 山东兆通微电子有限公司
- 2022-02-16 - 2022-06-14 - H03K23/00
- 本发明涉及集成电路领域，公开了一种分频器电路及频率合成器，包括相位偏移单元、整数分频器及相位控制单元，相位控制单元的输入端输入参数i，在输出时钟信号的每个周期内相位控制单元均会输出i次脉冲，然后相位偏移单元输出第i个偏移时钟信号，i每增加1时整数分频器的输入时钟信号的相位就延迟
- 时钟分频电路及其相位同步方法、电子设备-202210115661.3
- 韦韧;江正忠 - 上海物骐微电子有限公司
- 2022-02-07 - 2022-05-06 - H03K23/00
- 本申请提供一种时钟分频电路及其相位同步方法、电子设备，该时钟分频电路包括：电子振荡器，用于产生第一频率的根时钟信号；多个时钟分频器，分别连接所述电子振荡器，所述根时钟信号分别输入多个所述时钟分频器，多个所述时钟分频器用于根据所述第一频率的根时钟信号以及预设的变频系数，生成多种不同频率的变频时钟信号。该方案一个时钟分频器的分频系数的修改，不影响其他时钟分频器的时钟信号，同时在分频后能保持和其他时钟之间的相位同步，不会因为变频过程丢失相位关系。
- 二分频闩锁及二分频器-202210062618.5
- 杨军;周思宁;石峰;张庚兆 - 上海三菲半导体有限公司
- 2022-01-19 - 2022-04-29 - H03K23/00
- 本发明公开一种二分频闩锁，属于分频器及分频闩锁技术领域，包括第三反相器；第四反相器；第一开关管，第一端与直流电源的正极电气连接，第二端与第三反相器、第四反相器的正电源输入端电气连接；第一电容，其第一端与第一开关管的第三端电气连接，第二端作为第一时钟信号的输入端；第二开关管，其第一端与地电气连接，第二端与第三反相器、第四反相器的负电源输入端电气连接；第二开关管的第三端控制第二开关管的第一端、第二端连通或断开；第二电容，第一端与第二开关管的第三端电气连接，其第二端作为第二时钟信号的输入端。它能够降低分频器正常工作所需的第一时钟信号、第二时钟信号的摆幅，从而降低电流消耗。本发明还公开一种二分频器。
- 一种智能延时计数器-202122647972.8
- 顾国庆 - 绍兴市上虞华苑纺织饰品有限公司
- 2021-11-01 - 2022-04-19 - H03K23/00
- 本实用新型公开了一种智能延时计数器，涉及计数技术领域，包括主体，所述主体的一侧外表面设置有显示屏，所述主体的内部设置有信号接收机构，所述主体的另一侧设置有计数器壳体，所述计数器壳体的内部设置有中调模块。本实用新型通过控制模块、处理模块、I O接收模块和网络透传模块的共同作用下，可以提高计数器接收信号的能力，避免计数出现误差，提高计数器的准确度，当计数信号经过时由I O接收信号对其接收并放大，在通过网络透传模块对信号进行传送，其能够保证传输的质量，通过输出驱动模块、逻辑控制电路、延迟链、鉴相器和反馈电路的共同作用下，可以使计数器能够延时计数，使其变得更加智能化并且提高其工作效率。
- 一种海量数据读写的格雷码计数器-202111615069.1
- 周建云 - 苏州东创信息科技有限公司
- 2021-12-27 - 2022-04-15 - H03K23/00
- 本申请提供一种海量数据读写的格雷码计数器，所述海量数据读写的格雷码计数器包括：二分频电路、反相器、移位电路和两相无重叠时钟电路，所述二分频电路由D锁存器I1和D锁存器I2组成，二分频电路的输出端与反相器I3连接，反相器I3的输出端与移位电路连接，移位电路由D锁存器I4和D锁存器I5组成，两相无重叠时钟电路的输出端与二分频电路和移位电路连接，两相无重叠时钟电路产生的clk_in时钟与D锁存器I2和D锁存器I4的clk_in输入端连接、两相无重叠时钟电路产生的clk_in_时钟与D锁存器I1和D锁存器I5的clk_in_输入端连接。
- 分频电路、分路器电路、以及半导体集成电路-201680083326.2
- 坂江达哉;加纳英树 - 株式会社索思未来
- 2016-03-11 - 2022-04-08 - H03K23/00
- 具有：第一分频电路部(10)，其对第一时钟信号进行分频而生成第一分频时钟信号；第二分频电路部(20)，其对与第一时钟信号相同的频率且具有第一相位差的第二时钟信号进行分频而生成第二分频时钟信号；检测电路(30)，其检测第一分频时钟信号与上述第二分频时钟信号之间的相位关系；以及选择电路(50)，其选择由第二分频电路部生成的第二分频时钟信号以及第二分频时钟信号的反转信号的一方并输出。选择电路基于通过检测电路检测出的第一分频时钟信号与上述第二分频时钟信号之间的相位关系，选择第二分频时钟信号以及第二分频时钟信号的反转信号的一方并输出，从而能够生成相对于第一分频时钟信号保持了所希望的相位关系的基于第二时钟信号的分频时钟信号并输出。
- 基于MAGIC的非易失计数器及计数方法-202111665024.5
- 王义楠;李清江;王伟;傅星智;王伟贺;刘海军;徐晖;刁节涛;李智炜;刘森;陈长林;李晨辉;朱城和;宋兵;于红旗;王玺;步凯;王琴;曹荣荣 - 中国人民解放军国防科技大学
- 2021-12-31 - 2022-04-05 - H03K23/00
- 本申请提供了一种基于MAGIC的非易失计数器及计数方法，计数器包括：一条延迟线和多个顺序排列连接的计数单元；每个计数单元均包括：MAGIC逻辑门电路；除最高位的其它每个计数单元还包括：与MAGIC逻辑门电路连接的两个控制信号产生电路；延迟线用于向每个控制信号产生电路输出特定步骤对应的初始信号，以使每个控制信号产生电路向下一位计数单元中的MAGIC逻辑门电路输出特定步骤对应的控制信号；延迟线，还用于向每个MAGIC逻辑门电路输出除特定步骤的其它步骤对应的控制信号；每个计数单元通过MAGIC逻辑门电路，根据各步骤对应的控制信号和施加电压执行计数单元对应的各步骤，以实现二进制计数及计数结果的存储。本申请能够实现非易失计数，且计数步骤简单。
- 一种螺纹钢生产线自动计数方法-201811144182.4
- 彭华厦;凌云;杜民献 - 湖南工业大学
- 2016-06-15 - 2022-03-18 - H03K23/00
- 一种螺纹钢生产线自动计数方法，包括：在棒材传输的不同段链，或者在棒材传输同一段链的不同位置分别安装第一计数脉冲产生单元、第二计数脉冲产生单元的计数检测装置；对第一计数脉冲产生单元输出的脉冲信号和第二计数脉冲产生单元输出的脉冲信号分别进行窄脉冲过滤和计数，取其中的计数数值较大者作为螺纹钢生产线自动计数的结果；对第一计数脉冲产生单元输出的脉冲信号和第二计数脉冲产生单元输出的脉冲信号分别进行窄脉冲过滤均由窄脉冲过滤单元实现；窄脉冲过滤单元过滤的窄脉冲宽度受棒材传输速度控制。所述方法能够应用在螺纹钢生产线等各种棒材生产线上需要对产品数量进行计数的场合。
- CML时钟分频电路、二级时钟分频电路及模数转换器-202111485832.3
- 周磊;江帆;武锦 - 苏州迅芯微电子有限公司
- 2021-12-07 - 2022-03-04 - H03K23/00
- 本发明的一个实施方式提供了一种CML时钟分频电路，其包括电性连接的缓冲级电路和分频级电路。其中所述缓冲级电路用于接收输入的时钟信号，其输出的时钟信号则是接入到所述分频级电路输入的时钟信号的控制端。其中所述缓冲级电路的输入和输出均为模拟时钟信号；而所述分频级电路的输入为模拟时钟信号，输出则为数字时钟信号。本发明涉及的所述CML时钟分频电路，其采用两级电路结构，仅需要设置一组固定偏置电流I
- 一种棒材生产线分钢自动数钢方法-201810455318.7
- 凌云;彭华厦;杜民献 - 湖南工业大学
- 2016-06-15 - 2022-01-21 - H03K23/00
- 一种棒材生产线分钢自动数钢方法，包括：在棒材传输的不同段链，或者在棒材传输同一段链的不同位置分别安装第一计数脉冲产生单元、第二计数脉冲产生单元的计数检测装置；对第一计数脉冲产生单元输出的脉冲信号和第二计数脉冲产生单元输出的脉冲信号分别进行窄脉冲过滤和计数，取其中的计数数值较大者作为棒材生产线分钢自动数钢的计数结果；所述窄脉冲过滤单元过滤的窄脉冲宽度受棒材传输速度控制，需要过滤的窄脉冲最大宽度能够跟随棒材产品传输速度进行自适应变化，且能通过改变电路参数进行调整。所述方法能够应用在分钢自动数钢等各种棒材生产线上需要对产品数量进行计数的场合。
- 新型分频器-202121888899.7
- 陆熙良;曾奕恩 - 北京北斗华大科技有限公司
- 2021-08-12 - 2022-01-14 - H03K23/00
- 本实用新型实施例公开了一种新型分频器，包括4个规格相同的三输入或非门，所述4个三输入或非门之间环形连接，三输入或非门的输出端连接下一个相邻的三输入或非门的一输入端。本实用新型仅需一级逻辑门，相比一般需要一个分频器再用与非门或是或非门去合成25%占空比输出的两级做法，可以有效的节省功耗和面积。
- 专利分类
