[发明专利]一种基于FPGA的IP核模块调试系统

摘要

本发明涉及一种基于FPGA的IP核模块调试系统，属于数字集成电路领域。本发明通过在待测IP核中加入辅助调试单元，在待测IP核外设置数据存储单元，该数据存储单元中设置了数据存储区域、预置数据区域和自定义捕捉条件区域，辅助调试单元可以将待测IP核切换为调试模式，且读取数据存储单元中预置的信息和捕捉条件，从而观察在设计人员指定的状态下开始时IP核的功能表现，还可将待测IP核的数据存储到数据存储单元，从而可以低成本、简便地调试IP核模块。进一步，通过自定义捕捉条件，可以采用各种形式调试IP核模块。从而，克服了现有的基于FPGA的IP核模块存在的调试复杂且繁琐、成本较高、占用资源、不够灵活等问题。