[发明专利]一种基于FPGA的IP核模块调试系统

说明书

本发明涉及一种基于FPGA的IP核模块调试系统，属于数字集成电路领域。本发明通过在待测IP核中加入辅助调试单元，在待测IP核外设置数据存储单元，该数据存储单元中设置了数据存储区域、预置数据区域和自定义捕捉条件区域，辅助调试单元可以将待测IP核切换为调试模式，且读取数据存储单元中预置的信息和捕捉条件，从而观察在设计人员指定的状态下开始时IP核的功能表现，还可将待测IP核的数据存储到数据存储单元，从而可以低成本、简便地调试IP核模块。进一步，通过自定义捕捉条件，可以采用各种形式调试IP核模块。从而，克服了现有的基于FPGA的IP核模块存在的调试复杂且繁琐、成本较高、占用资源、不够灵活等问题。

技术领域

本发明属于数字集成电路技术领域，具体涉及一种基于FPGA的IP核模块调试系统。

背景技术

现有技术中，基于FPGA的IP核模块调试工作复杂且繁琐，需要投入大量的专业人员和开发时间。现有FPGA调试方法，主要有两种，一种是将FPGA内部需要查看的信号连接到FPGA管脚，然后采用逻辑分析仪等昂贵设备，分析这些管脚输出的信号；另一种方法是，采用外接电缆通过JTAG接口连接到FPGA上，通过Xilinx等FPGA制造厂商提供的软件逻辑分析仪来设置触发条件，当由于某个信号达到了触发条件，则可以通过捕获波形来帮助IP核设计人员来分析存在的问题。然而，这两种方法都存在一定问题，第一种方法需要昂贵的测试设备，成本较高，第二种方法，需要在FPGA逻辑中插入FPGA厂家提供的逻辑分析单元，会占用FPGA内部BRAM资源，只能存储非常少量的现场数据。

申请号为201110413599.8的专利公开了一种FPGA调试方法，该方法通过增加调试用的触发条件电路单元以及采集关键信号用的信号采集单元来定位问题。该方法存在以下一些问题：

1)由于触发条件不尽相同，若覆盖所有可能的触发条件，需要极大工作量，若只是覆盖一部分条件，则不够灵活。

2)触发条件针对的是电平等物理层信号逻辑，能够帮助设计人员理解底层时序方面的问题，但如果设计人员关心的是较高层次的逻辑方面的问题，则在条件触发的设置上，会比较困难且繁琐。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是如何提供一种基于FPGA的IP核模块调试系统，以解决现有的基于FPGA的IP核模块调试复杂且繁琐、成本较高、占用资源、不够灵活等问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种基于FPGA的IP核模块调试系统，所述系统包括：辅助调试单元和数据存储单元，所述辅助调试单元包括模式切换模块、自定义捕捉模块、数据存储模块和数据加载模块，所述数据存储单元包括IP核寄存器及缓冲区的数据存储区域、调试模式寄存器及缓冲区预置数值区域和自定义捕捉条件区域，所述待测IP核包括所述辅助调试单元、寄存器单元和用于缓存数据的缓冲区单元；

所述模式切换模块用于使待测IP核在正常运行模式和调试模式中切换；

所述数据加载模块负责将所述数据存储单元中调试模式寄存器及缓冲区预置数值区域和自定义捕捉条件区域中的预置信息加载到IP核寄存器单元和IP核缓冲区单元及所述自定义捕捉模块中；

所述数据存储模块负责将IP核寄存器单元、IP核缓冲区单元中的数据存储到所述数据存储单元中的IP核寄存器及缓冲区的数据存储区域，且其何时存储受所述自定义捕捉模块的控制；

所述自定义捕捉模块加载自定义捕捉条件。

(三)有益效果