[发明专利]一种基于FPGA的IP核模块调试系统

权利要求书

1.一种基于FPGA的IP核模块调试系统，其特征在于，所述系统包括：辅助调试单元和数据存储单元，所述辅助调试单元包括模式切换模块、自定义捕捉模块、数据存储模块和数据加载模块，所述数据存储单元包括IP核寄存器及缓冲区的数据存储区域、调试模式寄存器及缓冲区预置数值区域和自定义捕捉条件区域，待测IP核包括所述辅助调试单元、寄存器单元和用于缓存数据的缓冲区单元；

所述模式切换模块用于使待测IP核在正常运行模式和调试模式中切换；

所述数据加载模块负责将所述数据存储单元中调试模式寄存器及缓冲区预置数值区域和自定义捕捉条件区域中的预置信息分别加载到IP核寄存器单元和IP核缓冲区单元及所述自定义捕捉模块中；

所述数据存储模块负责将IP核寄存器单元、IP核缓冲区单元中的数据存储到所述数据存储单元中的IP核寄存器及缓冲区的数据存储区域，且其何时存储受所述自定义捕捉模块的控制；

所述自定义捕捉模块加载自定义捕捉条件。

2.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，所述数据存储单元为DDR。

3.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，在调试模式下，用户将配置信息存储在所述数据存储单元中。

4.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，所述数据加载模块存放了IP核寄存器及缓冲区的数据存储区域、自定义捕捉条件区域在所述数据存储单元中的起始地址。

5.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，所述数据存储模块保存了所述数据存储单元中IP核寄存器及缓冲区的数据存储区域的起始地址。

6.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，自定义捕捉条件通过IP核寄存器、缓冲区的特定数值组合来确定。

7.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，自定义捕捉条件能设置捕捉持续的周期数。

8.如权利要求1所述的基于FPGA的IP核模块调试系统，其特征在于，所述系统还包括DMA控制单元，所述DMA控制单元连接到所述辅助调试单元和所述数据存储单元。

9.如权利要求1-8任一项所述的基于FPGA的IP核模块调试系统，其特征在于，调试模式包括：一是IP核中的寄存器与缓冲区单元中信息向所述数据存储单元的存储，二是将所述数据存储单元中的信息加载到IP核的寄存器或缓冲区中，三是将自定义捕捉条件加载到辅助调试单元的自定义捕捉模块中。