[发明专利]基于FPGA的多路并行归并排序系统在审
| 申请号： | 202010653781.X | 申请日： | 2020-07-08 |
| 公开（公告）号： | CN111813370A | 公开（公告）日： | 2020-10-23 |
| 发明（设计）人： | 江承谦 | 申请（专利权）人： | 上海雪湖科技有限公司 |
| 主分类号： | G06F7/36 | 分类号： | G06F7/36 |
| 代理公司： | 上海浙晟知识产权代理事务所(普通合伙) 31345 | 代理人： | 杨小双 |
| 地址： | 200050 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及到计算机运算排序技术领域，尤其涉及到一种基于FPGA的多路并行归并排序系统，包括有数据分发模块、迭代控制器、主缓存、读地址产生器和比较仲裁器；本发明可以在FPGA上实现通用化的高速排序，实现用FPGA加速大数据量排序大大加快处理速度，同时支持纯FPGA运行的运算。 | ||
| 搜索关键词： | 基于 fpga 并行 归并 排序 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海雪湖科技有限公司，未经上海雪湖科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010653781.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 数据排序筛选装置和控制方法、装置及计算机设备-202211374318.7
- 任子木 - 腾讯科技（深圳）有限公司
- 2022-11-04 - 2023-10-27 - G06F7/36
- 本申请公开了一种数据排序筛选装置和控制方法、装置及计算机设备，涉及AI技术领域，用于降低数据排序过程的复杂度，提升数据排序的性能，该数据排序筛选装置，通过将对输入数据进行全排序的过程与后续的双调合并过程解耦，便于对输入数据的排序过程分多级流水进行，独立出双调合并步骤，使其可单个时钟周期完成计算，可实现全流水计算，提升了数据排序处理性能，并且充分利用了硬件的并行特性，可并行处理多个输入数据，时间复杂度低，在整个排序过程中，每个数据只需要从片上缓存中加载一次，节省了功耗，消耗的硬件资源很小，并且该数据排序筛选装置实现简单，对于16输入的top16排序电路，仅需消耗128个比较器，面效比很高。
- 一种基于神经网络自动构建的影像数据压缩方法-202211476822.8
- 文力;李朋龙;敖影;丁忆;张滔;罗鼎;马泽忠;张孝成;肖禾;李晓龙;胡艳;张灿;刘亦凡;范文武;吕帅 - 重庆市地理信息和遥感应用中心
- 2022-11-23 - 2023-05-30 - G06F7/36
- 本发明公开了一种基于神经网络自动构建的影像数据压缩方法，包括步骤：待压缩影像数据预处理；初始化神经网络种群；神经网络种群的迭代训练与更新；神经网络种群演化；导出数据完成压缩。其显著效果是：通过神经网络对影像数据进行编码和重建，将影像数据压缩存储至神经网络的参数中，大幅减少了数据占用的存储空间；具有更强的通用性和易用性，能够用于压缩各种类型、不同规模、不同复杂度的影像数据集。
- 排序网络及排序方法-202211422111.2
- 匡肃奉;柳敦 - 哲库科技（北京）有限公司
- 2022-11-14 - 2023-04-21 - G06F7/36
- 提供了一种排序网络及排序方法。该排序网络包括：一个或多个完全排序模块，用于对多个乱序序列进行排序，得到多个顺序序列；一个或多个归并排序模块，用于对多个顺序序列进行部分归并排序，得到目标顺序序列。本申请实施例采用一个或多个归并排序模块对多个顺序序列进行部分归并排序，可以简化排序网络，减少了排序网络的复杂度，有助于减少功耗。
- 一种归并排序方法及装置-202110256890.2
- 鄢贵海;卢文岩;孔浩 - 中科驭数（北京）科技有限公司
- 2021-03-09 - 2021-11-02 - G06F7/36
- 本发明实施例提供了一种归并排序方法及装置，涉及数据处理技术领域。该方法包括：获取待归并排序数据形成的有序序列的数量；判断有序序列的数量与CAS的数量是否满足预设条件；若是，则对各有序序列进行分段，获取各有序序列的数据分段；通过CAS对每一个序列组中的有序序列的数据分段进行归并排序，获取每一个序列组对应的排序分段，任一序列组包括待归并排序的两个有序序列；按照归并排序的单调性要求，对每一个序列组对应的各排序分段进行排序，生成每一个序列组的归并排序结果。本发明实施例用于提升硬件资源利用率，以提升归并排序效率。
- 一种归并排序方法及装置-202110256265.8
- 鄢贵海;卢文岩;孔浩 - 中科驭数（北京）科技有限公司
- 2021-03-09 - 2021-06-11 - G06F7/36
- 本发明实施例提供了一种归并排序方法及装置，涉及数据处理技术领域。该方法包括：通过第一CAS和第二CAS分别从数据队列的首端和尾端开始并行对两个数据队列中的数据进行归并排序；第一CAS用于将满足单调性要求的数据出队，第二CAS用于将不满足单调性要求的数据出队；在一个数据队列的数据全部出队时，获取剩余数据、第一数据队列以及第二数据队列；根据剩余数据、第一数据队列以及第二数据队列，生成两个数据队列的归并排序结果。本发明实施例用于提高并归排序并行度，从而降低归并排序的时延。
- 归并排序算法处理业务数据的方法、装置及系统-202010979773.4
- 张强;汪金忠;孙迁 - 苏宁云计算有限公司
- 2020-09-17 - 2021-02-02 - G06F7/36
- 本申请实施例公开了一种归并排序算法处理业务数据的方法、装置及系统，其中方法包括：将具有待排序业务数据的全序列进行拆分，产生多个子序列；选取一个子序列，根据该子序列遍历所有子序列，确定一个目标子序列，将所述目标子序列与选取的所述子序列纳入待合并集合；根据所述待合并集合遍历剩余所述子序列，确定一个目标子序列，将所述目标子序列纳入待合并集合，更新所述待合并集合；分别将每个待合并集合内的所有子序列进行合并获得有序的新子序列，对所有新子序列进行归并操作获得有序数列。相比现有技术，本申请能够提高算法的整体性能，降低业务系统的响应时间。
- 基于FPGA的多路并行归并排序系统-202010653781.X
- 江承谦 - 上海雪湖科技有限公司
- 2020-07-08 - 2020-10-23 - G06F7/36
- 本发明涉及到计算机运算排序技术领域，尤其涉及到一种基于FPGA的多路并行归并排序系统，包括有数据分发模块、迭代控制器、主缓存、读地址产生器和比较仲裁器；本发明可以在FPGA上实现通用化的高速排序，实现用FPGA加速大数据量排序大大加快处理速度，同时支持纯FPGA运行的运算。
- 一种基于硬件排序MapReduce的数据处理方法-201710238164.1
- 计晓斐;李建波;刘亮 - 青岛蓝云信息技术有限公司
- 2017-04-13 - 2017-08-29 - G06F7/36
- 本申请公开了一种基于硬件排序MapReduce的数据处理方法。该方法包括将基于CPU的快速排序替换为基于GPU的快速排序；将基于CPU的归并排序替换为基于GPU的归并排序；将基于CPU的堆排序均替换为基于GPU的归并排序。用基于GPU的排序算法替代基于CPU的排序算法，充分利用GPU的强大计算能力，提高中间数据处理速度，进而提升MapReduce性能，该方法尤其适用于大数据领域。
- 专利分类
