[发明专利]一种基于FPGA实现的多级归并排序方法有效
| 申请号： | 202010391104.5 | 申请日： | 2020-05-11 |
| 公开（公告）号： | CN111562898B | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | 张俊杰;田森;曹炳尧;庄耀宇;杨丹;张倩武;陈健;宋英雄;李迎春 | 申请（专利权）人： | 上海大学 |
| 主分类号： | G06F7/24 | 分类号： | G06F7/24 |
| 代理公司： | 上海宛林专利代理事务所(普通合伙) 31361 | 代理人： | 张明 |
| 地址： | 200444*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA实现的多级归并排序方法，包括以下步骤：步骤1，分别检测多个2归并排序模块，每个2归并排序模块包括待排序队列A和待排序队列B；步骤2，分别对多个2归并排序模块进行归并排序，并分别输出排列结果；步骤3，排列结果作为下一级的待排序队列，进入下一级的2归并排序模块，重复步骤1和步骤2，直到输出最终排列结果。本发明的一种基于FPGA实现的多级归并排序方法，使归并排序数增加时，门级数恒定，并且可以实现任意长度排序队列进行归并。 | ||
| 搜索关键词： | 一种 基于 fpga 实现 多级 归并 排序 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海大学，未经上海大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010391104.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 数据并行计算设备的排序-201780070349.4
- A.S.麦金农 - 谷歌有限责任公司
- 2017-11-14 - 2023-10-24 - G06F7/24
- 本公开的各方面涉及响应于对信息的请求来确定相关内容。一个或多个计算设备(170)可以将数据元素加载到寄存器(385A‑385B)中，其中每个寄存器与一组并行处理器(380A‑380B)中的至少一个并行处理器相关联。对于并行处理器中的每一个，加载到其相关联的寄存器中的数据元素可以以降序并行排序。对于并行处理器中的每一个，排序的数据元素可以与该组中其它并行处理器的排序的数据元素合并。合并和排序的数据元素可以被转置和存储。
- 处理器、排序方法及电子设备-202180088003.3
- 杨升;刘虎;林强;杜幸芝 - 华为技术有限公司
- 2021-03-18 - 2023-08-29 - G06F7/24
- 本申请提供一种处理器、排序方法及电子设备，能够减少排序过程中使用的指令数量，以提高排序效率。该处理器包括：指令存储电路、控制电路和排序电路。控制电路，用于从指令存储电路读取第一指令，并向排序电路发送经解码的第一指令。排序电路，用于响应经解码的第一指令，根据存储地址读取M个第一序列，以及若M个第一序列均为有序序列，则输出一个长度为M*N的有序序列，或者，若M个第一序列中存在无序序列，则输出M个长度为N的有序序列。这样，处理器中的排序电路可以响应经解码的第一指令，对多个序列排序。换句话说，处理器执行1条第一指令即可对多个序列排序，可以避免执行大量重复指令，减少排序指令的数量和执行时间，提高排序效率。
- 数据排序方法、设备及存储介质-202310393996.6
- 卢宇彤;王莹;陈志广 - 中山大学
- 2023-04-12 - 2023-08-11 - G06F7/24
- 本发明公开了一种数据排序方法、设备及存储介质，涉及数据处理技术领域，获取各数据排序进程对应的主元的有序候选序列，其中，有序候选序列由数据排序进程基于数据样本序列进行数据样本交换和排序得到，在基于有序候选序列判定对应的主元满足预设负载均衡条件时，检测主元的相邻主元是否满足预设负载均衡条件，并在检测到相邻主元不满足预设负载均衡条件时，协助相邻主元进行计算，在判定各主元均满足预设负载均衡条件时，将主元和/或相邻主元进行广播得到第一主元序列，根据第一主元序列对数据序列进行划分得到第一位移数组，基于第一位移数组进行数据序列间的数据交换和本地排序得到有序结果序列，为大规模的数据排序提供了高效率的计算能力。
- 用于实现数据奇偶重排的方法、设备和介质-202210195213.9
- 请求不公布姓名 - 上海壁仞智能科技有限公司
- 2022-03-01 - 2023-07-18 - G06F7/24
- 本公开的实施例涉及一种用于实现数据奇偶重排的方法、设备和介质，方法包括：基于线程组的线程数，确定第一映射参数；基于所述第一映射参数，将所述第一寄存器的数据映射到所述第三寄存器并且将所述第二寄存器的数据映射到第四寄存器；将所述第一寄存器、第二寄存器、第三寄存器和第四寄存器的数据移位到中转寄存器；基于中转寄存器的地址，对所述中转寄存器中的数据执行抽取，以便获得第一数据、第二数据、第三数据以及第四数据；以及将第一数据和第二数据分别写入到所述第一寄存器和所述第二寄存器，从而实现寄存器数据奇偶重排。由此，能够在不计算共享存储器地址的情况下更为快速地在两个寄存器间实现数据的奇偶重排。
- 一种基于机器学习模型的排序方法-201811096121.5
- 施荣华;毛雷;赵颖;钟增胜;胡超 - 中南大学
- 2018-09-19 - 2023-07-18 - G06F7/24
- 本发明公开了一种基于机器学习模型的排序方法，包括以下步骤：第一步，对于给定的待排元素集生成模型训练数据；第二步，根据第一步生成的训练数据利用机器学习的方法构建待排元素集的分布模型；第三步，利用分布模型预测待排元素集中每一个元素在有序数组中的位置；第四步，根据元素的预测位置将元素放入有序数组中，得到一个有序的数组完成排序操作。本发明由于采用将元素直接放入有序数组中的方式，相比于快速排序、归并排序、堆排序等排序算法，运行时间更短。
- 一种基于FPGA的序列多峰值搜索排序装置-201910861551.X
- 赵晓明;刘彬;张小玢;高嵩;邓涛;李长存 - 北京华航无线电测量研究所
- 2019-09-12 - 2023-07-11 - G06F7/24
- 本发明提出一种基于FPGA的序列多峰值搜索排序装置，包括峰值寄存器、标识常量寄存器、比较寄存器和处理单元。所述处理单元使用峰值寄存器、标识常量寄存器、比较寄存器对输入序列进行多峰值搜索排序。本发明有效提升了序列排序的速度，降低了排序时需要占用的存储资源，具有较强的实用性和通用性。
- 一种数据排序方法及其数据排序电路-202211697576.9
- 郭超;伦建坤;黄运新 - 深圳大普微电子科技有限公司
- 2022-12-28 - 2023-06-09 - G06F7/24
- 本发明提供一种数据排序方法，包括并行接收多个输入数据中的至少一组输入数据；将待排序的多个输入数据两两进行比较后，获取对应的比较值；根据每个输入数据对应的比较值获取对应的得分值；将每个输入数据对应的得分值进行累加，以得到每个输入数据的得分累计值；根据每个输入数据的得分累计值，对所述多个输入数据进行重新排序。本发明还提供一种可以采用上述数据排序方法的数据排序电路，因此，本发明提供的数据排序方法及其数据排序电路所需时钟少，排序速度快，能满足数据排序的实时性要求。
- 一种基于FPGA实现的多级归并排序方法-202010391104.5
- 张俊杰;田森;曹炳尧;庄耀宇;杨丹;张倩武;陈健;宋英雄;李迎春 - 上海大学
- 2020-05-11 - 2023-06-09 - G06F7/24
- 本发明公开了一种基于FPGA实现的多级归并排序方法，包括以下步骤：步骤1，分别检测多个2归并排序模块，每个2归并排序模块包括待排序队列A和待排序队列B；步骤2，分别对多个2归并排序模块进行归并排序，并分别输出排列结果；步骤3，排列结果作为下一级的待排序队列，进入下一级的2归并排序模块，重复步骤1和步骤2，直到输出最终排列结果。本发明的一种基于FPGA实现的多级归并排序方法，使归并排序数增加时，门级数恒定，并且可以实现任意长度排序队列进行归并。
- 一种矢量排序装置、方法及存储介质-202211738848.5
- 王和国;韩景通;肖海勇;汪永威 - 深圳云天励飞技术股份有限公司
- 2022-12-30 - 2023-06-06 - G06F7/24
- 本发明涉及排序算法领域，具体为一种矢量排序装置包括：选择单元，比较及交换单元，合并单元；所述选择单元包括矢量片段选择单元及元素选择单元；所述比较及交换单元包括比较单元及交换单元；所述合并单元包括元素合并单元及矢量片段合并单元；所述选择单元根据矢量片段的排序状态选择所述矢量片段，使得元素已排序的所述矢量片段中的元素较元素未排序的矢量片段中的元素进行更少的比较。本发明解决了现有技术矢量排序过程中效率低的技术问题，快速、高效地实现任意长度、不同内部随机性及规律性特点的矢量的快速排序。
- 一种数据排序方法、装置、设备及可读存储介质-202211735449.3
- 潘无穷;韦韬;李婷婷;冯皓楠;李天一;钱中天 - 支付宝（杭州）信息技术有限公司
- 2022-12-31 - 2023-05-26 - G06F7/24
- 本说明书公开了一种数据排序方法、装置、设备及可读存储介质，本说明书提供的数据排序方法中，根据非基准密文对应的第一噪音值和第一指定参数更新非基准密文，并将各非基准密文分别与更新后的基准密文进行比较。进而根据第一比较结果将待处理数组划分为多个子数组，将各子数组分别重新作为待处理数组，重复上述比较过程直至各数组只包含单一密文为止，以各数组之间的大小关系，确定各密文的排序结果。可见，在对密文排序的过程中，以噪音值和第一指定参数更新各非基准密文的方式，即使比较结果为非基准密文与基准密文相等，也不会泄露原始的非基准密文与基准密文之间的关系，提高了密文排序过程中数据的安全性和隐私保护性。
- 一种数据排序方法、装置及电子设备-202211697871.4
- 余何庆 - 北京奕斯伟计算技术股份有限公司;广州全盛威信息技术有限公司
- 2022-12-28 - 2023-04-11 - G06F7/24
- 本申请实施例提供了一种数据排序方法、装置及电子设备，涉及通信技术领域。该方法中将多个待排序数据依次输入排序模块进行排序操作，获得排序结果；根据排序结果，确定多个待排序数据的前L个数据；其中，针对多个待排序数据中的任一数据执行的排序操作包括：将任一数据输入N级子模块中的第i级子模块进行比较操作；若任一数据大于第i级子模块中的最小数据，则基于二分法确定任一数据在第i级子模块中的存储位置，存储任一数据，将第i级子模块中的最小数据输入第(i+1)级子模块中进行比较操作；若任一数据不大于第i级子模块中的最小数据，则将任一数据输入第(i+1)级子模块中进行比较操作；i从1开始取值，最大取值为(N‑1)。
- 一种排序方法、处理器及电子设备-202211623886.6
- 肖海勇 - 深圳云天励飞技术股份有限公司
- 2022-12-16 - 2023-04-07 - G06F7/24
- 本申请适用于矢量排序技术领域，提供了一种排序方法、处理器及电子设备，方法包括：控制单元根据存储单元中的M个第一序列，得到N个第二序列和N个第三序列；将N个第二序列分别存储到N个第一矢量寄存器单元中，将N个第三序列分别存储到N个第二矢量寄存器单元中；对N个第一矢量寄存器单元中的的两个第二序列进行排序，并根据每次排序后的两个第二序列，对N个第二矢量寄存器单元中对应的两个第三序列进行调整；根据第一矢量寄存器单元中的排序后的N个第二序列和第二矢量寄存器单元中的调整后的N个第三序列，确定M个第一序列中的每个第一序列中的每个元素的排列顺序。从而，可实现对多个序列的并行排序，提高排序效率。
- 航天器变轨段姿态转换时间序列生成方法及系统-202211062700.4
- 陈占胜;宋君强;任三孩;赵庆广;郑艺裕;杨燕;李文龙;潘瑞雪;朱晨聪;卢昕 - 上海卫星工程研究所
- 2022-08-31 - 2022-12-20 - G06F7/24
- 本发明提供的一种航天器变轨段姿态转换时间序列生成方法及系统，包括如下步骤：步骤S1：获取卫星多次变轨的时间序列；步骤S2：根据卫星多次变轨的时间序列确定卫星在变轨段期间的姿态转换时刻；步骤S3：根据姿态转换时刻编写姿态转换语义矩阵；步骤S4：将姿态转换语义矩阵转换为真实姿态时序矩阵；步骤S5：对真实姿态时序矩阵进行检查。本发明利用简单的矩阵表示姿态时段，并进一步通过逻辑判断转换为真实的姿态时段，可利用计算机编程快捷地实现姿态时序的生成，在发射窗口计算等方面具有较强的实用性。
- 电子设备及其数据的处理方法和介质-202211065827.1
- 杨宇;黄磊;黄墩博 - 安谋科技（中国）有限公司
- 2022-09-01 - 2022-11-25 - G06F7/24
- 本申请涉及人工智能领域，涉及一种数据的处理方法、介质和电子设备。方法包括：根据待处理数据对应的二进制数据，确定参考数值范围；根据对待处理数据对应的二进制数据的排序方式，依次从参考数值范围内选取参考数值，并将选取的参考数值与待处理数据对应的二进制数据中的每一个数据进行数值比较；对应于待处理数据对应的二进制数据中存在与选取的参考数值相同的第一数据，根据选取的参考数值在参考数值范围内的排列顺序，确定第一数据在排序结果中的顺序，基于排序方式完成对待处理数据对应的二进制数据的排序。对于取值范围较小且数据量较大的待处理数据进行排序，可以大幅度降低排序算法的时间复杂度，提高对数据进行排序的效率。
- 一种用于长序列数据排序的电路及方法-202210721233.5
- 王宇宣;周自衡;潘红兵 - 南京大学
- 2022-06-24 - 2022-11-01 - G06F7/24
- 本发明公开了一种用于长序列数据排序的电路及方法。该电路用于对N个数据在K进制下进行排序，且数据中的最大元素在K进制下包含m位；电路包括基数计数单元、首地址生成单元、数据分配单元和两个排序缓冲区，两个排序缓冲区分别作为源缓冲区与目标缓冲区，均可以读出给定地址中的数据，或将一个数据写入指定地址；基数计数单元、首地址生成单元和数据分配单元依次相连；两个排序缓冲区均分别与数据分配单元和基数计数单元相连。本发明的数据排序电路结构简单，可根据具体需求进行灵活调整，且本发明的数据排序方法具有线性阶时间复杂度，排序时间较短。
- 一种排序方法及装置-202110455988.0
- 童佳杰;张华滋;王献斌;李榕;王俊 - 华为技术有限公司
- 2021-04-26 - 2022-10-28 - G06F7/24
- 一种排序方法及装置，以期降低排序的复杂度和排序时延。该方法为：根据排序网络对L个第二序列组中的第二序列进行排序，获得长度为L的第三序列；排序网络中每层子排序网络包括合并排序，第i层子排序网络中的第三合并排序的输入为：第(i‑1)层子排序网络中的第一合并排序输出的第一子序列和第二合并排序输出的第二子序列；第三合并排序的输出为第三子序列，第三子序列包括保留部分和排序部分；第三子序列的保留部分为第一子序列的第一部分和第二子序列的第一部分；第三子序列的排序部分为第一子序列的第二部分和第二子序列的第二部分经过第i层子排序网络的第三合并排序进行排序处理后得到的第四子序列；输出第三序列。
- 一种基于流水线处理的排序电路实现方法-202210917881.8
- 钟勇;花江;王晓红;唐明;李富生;王成 - 成都天奥信息科技有限公司
- 2022-08-01 - 2022-10-11 - G06F7/24
- 本发明公开了一种基于流水线处理的排序电路实现方法，包括将待排序序列按时钟依次输入排序电路；第一个待排序数据将被从移阶寄存器输入口直接存入移阶寄存器的第一阶寄存器,并设置输入数据对应的排序序号为0；从第二个待排序数据置于移阶寄存器输入口开始，移阶寄存器中每阶寄存器已存储的待排序数据都将与输入口或移阶寄存器的最后一阶数据比较，并根据比较结果判断是否对自身存储的排序序号加一，且将更新后的排序序号连同本阶寄存器存储的被排序数据一起，在下一时钟更新至下一阶寄存器中；移阶寄存器从第二阶开始，每一阶均执行比较与判断运算，在移阶寄存器的输出口输出待排序数据。
- 基于全并行硬件逻辑的超高速流水线式五点中值滤波方法-202210678233.1
- 黄继业;谢辉;董哲康;何志伟;杨宇翔 - 杭州电子科技大学
- 2022-06-16 - 2022-09-20 - G06F7/24
- 本发明公开了一种基于全并行硬件逻辑的超高速流水线式五点中值滤波方法，包括如下步骤：S1、对输入一维有符号数序列x(n)进行五点数据缓存，并将数据的补码形式以特定时序并行输出；S2、对S1中输出的并行数据进行预处理；S3、对S2中预处理后的数据进行并行化两两比较，获取数据之间的大小关系，并将比较结果寄存至对应的大小关系寄存器中；S4、根据S2中预处理后的并行数据和S3中大小关系寄存器的值，计算冗余度
- SSD的外部排序方法、装置和SSD存储器-202210466201.5
- 肖侬;欧洋;陈文汉;刘洋 - 中国人民解放军国防科技大学
- 2022-04-29 - 2022-07-29 - G06F7/24
- 本申请涉及一种SSD的外部排序方法、装置、计算机设备和存储介质。所述方法包括：获取读取至内存中的小文件，对所述小文件排序，得到有序中间结果，将所述有序中间结果写回闪存中，所述小文件是对大文件数据进行切分得到的；根据所述有序中间结果中每个数据页的最小值和数据页在闪存上的位置信息，在SSD的内存中构建索引表；所述索引表中包含所述位置信息对应的索引信息；在进行数据归并时，根据数据页的最小值对索引表排序，根据所述索引表的排序结果和所述索引信息进行数据归并，得到有序结果，将所述有序结果写回闪存。采用本方法能够提高SSD的读写多通道并发度，改善SSD的通道资源利用率。
- 一种样本排序方法、装置、计算机设备及可读存储介质-202210546229.X
- 杨万征;曲笑辰;蔡超 - 中译语通科技股份有限公司
- 2022-05-20 - 2022-07-12 - G06F7/24
- 本申请提供了一种样本排序方法、装置、计算机设备及可读存储介质，其中，对于原始顺序样本集中的每个待排序样本，将该待排序样本依次放入从原始顺序样本集中的第一位置到目标位置的样本位置中，以得到待排序样本集；对于每个待排序样本集中的每个待排序样本，根据该待排序样本的文本特征向量确定该待排序样本与该待排序样本集中的所有待排序样本之间的差异值；根据差异值构建用于描述样本间差异程度的目标差异矩阵；根据目标差异矩阵中的目标差异值确定描述所有待排序样本的整体关联程度的目标关联值；将该待排序样本在目标样本集中所处的位置确定为该待排序样本的目标位置，采用上述方法，有利于提高使用样本训练得到的模型的准确度。
- 数据排序方法和硬件加速并行排序电路-202210245825.4
- 胡参 - 成都华微电子科技股份有限公司
- 2022-03-14 - 2022-07-05 - G06F7/24
- 数据排序方法和硬件加速并行排序电路，涉及集成电路技术。本发明的数据排序方法包括下述步骤：1)构造一个长度与待排序数列的长度相同的存储数列，依据预定排序方式确定比较逻辑和存储数列填充方式；2)构造一个长度与待排序数列的长度相同的中间数列和偏移数列；3)读取一个待排序数列中的未读地址，并存储其中数值至存储数列的末位；4)读取一个待排序数列中的未读地址，以其数值作为新进数值，与存储数列中各位数值作遍历比较；5)更新存储数列；6)若待排序数列中所有地址皆已读取则完成排序，否则返回步骤4)。本发明通过并行处理的方式排序，能够显著的降低时间开销，提高整体运算速度。
- 一种用于FPGA实现的排序方法-202010040801.6
- 王成亮;官国飞;葛永高;王伏亮 - 江苏方天电力技术有限公司
- 2020-01-15 - 2022-06-17 - G06F7/24
- 本发明公开了一种用于FPGA实现的排序方法，在排序需求发起后，采用读取控制模块进行第一次遍历读取数据，分别送入两个数据通道，其中A通道存放每次遍历的读取到的第一数，B通道存放按顺序存放剩下的数据。将A通道和B通道的数据送入比较器进行比较，比较的结果在计数控制模块的控制下，写入相应的计数存储RAM；第一次遍历完成后，进行第二次遍历，第二遍历的起始地址在第一次遍历的基础上加1。重复第一次遍历的操作。对于数据量为N的序列而言，从需要进行N‑1轮遍历。等到第N‑1轮结束后，比较计数的过程结束。在结果模块的控制下，得到原数据在序列中所对应的新的索引值，从而得到有序的序列。
- 一种双并发预读的高性能归并排序方法及应用-202010467619.9
- 王成亮;官国飞;李春鹏;李澄;杨庆胜;宋庆武;蒋锋 - 江苏方天电力技术有限公司
- 2020-05-28 - 2022-06-14 - G06F7/24
- 本发明公开了一种双并发预读的高性能归并排序方法及应用，方法包括：预读控制模块按照顺序从待排序队列A和待排序队列B中读取待排序对象分别送入数据寄存模块A通道的寄存器中和数据寄存模块B通道的寄存器中，比较单元中的比较器根据设定的比较规则对A通道的寄存器中的对象和B通道的寄存器中的对象按照同类型属性进行比较，获取一组比较结果，输出控制模块根据比较结果，将满足设定的排序规则的对象输出到归并结果存放队列中；本发明提高了归并的效率，相对于目前已有的优化归并算法，实现了归并模块的复用，能够执行可变长序列归并的要求，结构简单，节约资源。
- 用于实现数据排列的方法、设备和介质-202210194323.3
- 不公告发明人 - 上海壁仞智能科技有限公司
- 2022-03-01 - 2022-05-27 - G06F7/24
- 本公开的实施例涉及一种用于实现数据排列的方法、设备和介质，所述方法包括：基于线程组的线程数和数据排列要求，获取第一辅助数据以及第二辅助数据；将第一寄存器中的数据、第一辅助数据、第二寄存器中的数据、第二辅助数据移位到中转寄存器；基于所述中转寄存器的地址，对所述中转寄存器中的数据执行抽取，从而获取第一数据、第二数据、第三数据以及第四数据；基于线程组的线程数和数据排列要求，确定映射参数；以及基于所述映射参数，将所述第三数据映射到所述第一寄存器并且将所述第四数据映射到所述第二寄存器，从而实现寄存器中的数据排列。由此，能够在不计算共享内存地址的情况下更为快速地实现多个寄存器间的数据排列。
- 用于向量中的区的排序的方法及设备-202080066441.5
- T·D·安德森;M·拉赫曼 - 德州仪器公司
- 2020-09-30 - 2022-05-13 - G06F7/24
- 本公开提供一种方法，其包含：由处理器响应于向量排序指令而执行(5300)存储在向量的通道中的值的排序以产生经排序向量，其中所述通道的第一部分中的所述值是按由所述向量排序指令指示的第一顺序进行排序且所述通道的第二部分中的所述值是按由所述向量排序指令指示的第二顺序进行排序；及将所述经排序向量存储(5302)在存储位置中。
- 一种关系型数据库数据排序方法及装置-202210129279.8
- 李鹏;周红润;郑晓军 - 瀚高基础软件股份有限公司
- 2022-02-11 - 2022-05-10 - G06F7/24
- 本发明公开了一种关系型数据库数据排序方法及装置，应用于具有多个排序进程的处理环境，包括：基于可用的内存大小，为参与排序的各排序进程分配该排序进程的使用内存；将待排序的数据文件，基于该排序进程的使用内存，划分出多个数据块；以及将待排序的数据文件，划分为至少两部分数据；利用两个排序进程，从该部分数据读取一个数据块进行排序；将各排序进程输出的有序文件进行归并，以获得排序文件。本发明实施例通过将外部排序改为并行执行，分为若干个排序进程，并行执行读取‑排序‑写出的步骤，在新硬件下能大幅提升排序性能，并且设计了特殊的数据读取方式，能够有效避免并发读取可能带来的数据乱序问题。
- 一种基于FPGA实现的快速排序方法及装置-202210019642.0
- 楚梁 - 武汉中观自动化科技有限公司
- 2022-01-10 - 2022-04-29 - G06F7/24
- 本发明公开一种基于FPGA实现的快速排序方法及装置，所述方法包括：将n个待排序数据组成一个待排序数列写入RAM存储；将待排序数列划分成大小为m的多个数据块；从RAM中读取一个数据块中的待排序数据，分别存储至m个寄存器中；例化m个比较单元，在每个比较单元中，将对应的寄存器中的待排序数据分别与RAM中待排序数列的每个待排序数据作比较，计算待排序数列中小于/大于对应的寄存器中的待排序数据的数据个数，得到待排序数据在在待排序数列中以升序/降序进行排列后的序号；综合所有比较单元计算的序号，得到一个数据块中待排序数据的排序结果；重复以上排序过程，得到待排序数列的排序结果。本发明结合RAM实现数据的排序，减少了FPGA资源消耗。
- 一种基于FPGA的数据信息快速排序方法、系统、设备及存储介质-202111106400.7
- 冯水春;周海;刘一腾;卞春江;张彪;李辉 - 中国科学院国家空间科学中心
- 2021-09-22 - 2022-04-08 - G06F7/24
- 本发明属于数据排序技术领域，具体地说，涉及一种基于FPGA的数据信息快速排序方法，该方法包括：步骤1)确定待排序的数据序列的内部缓存大小，并建立缓存；步骤2)从外部读入待排序的数据序列中的第i个数据点，将读入的第i个数据点及其对应的数据区一一映射，逐个存入建立的缓存中；步骤3)在步骤2)读入第i个数据点时，在FPGA内部设置最大值数据寄存器和最小值数据寄存器，对应的记录待排序的数据序列中的最大值数据点与最小值数据点；步骤4)重复步骤2)和3)，得到缓存后的待排序的数据序列中的最大值数据点与最小值数据点；步骤5)根据所需要的排序情况，对缓存后的待排序的数据序列进行对应的排序，逐个读取每个数据点，完成排序。
- 一种提高计算机运算速度的并发筛选排序方法-201810522983.3
- 卜浩 - 武汉大学
- 2018-05-28 - 2022-03-04 - G06F7/24
- 本发明提供一种提高计算机运算速度的并发筛选排序方法，假设对n个元素的数组A＝[a
- 处理数组的方法、装置、设备和计算机可读介质-202011053926.9
- 姜振飞 - 北京沃东天骏信息技术有限公司;北京京东世纪贸易有限公司
- 2020-09-29 - 2021-12-07 - G06F7/24
- 本发明公开了处理数组的方法、装置、设备和计算机可读介质，涉及计算机技术领域。该方法的一具体实施方式包括：根据数组中已有元素的参数值，和待插入数组的第一元素的参数值，确定所述第一元素在所述数组中的位置；修改所述第一元素的指针，使得所述第一元素的一个或多个指针指向在所述第一元素后的已有元素或所述数组的尾结点；修改所述数组中在所述第一元素前的已有元素或所述数组的首节点的指针，使得所述第一元素前的已有元素或所述数组的首节点的指针中的至少一个指向所述第一元素。该实施方式能够提高数组中元素插入的速度。
- 专利分类
