[发明专利]信号处理电路、信号处理设备以及信号处理方法在审
| 申请号： | 201980043953.7 | 申请日： | 2019-07-05 |
| 公开（公告）号： | CN112424786A | 公开（公告）日： | 2021-02-26 |
| 发明（设计）人： | 关谷彰人;松本智宏;山岸弘幸;藤波靖;大池祐辅;池谷亮志 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | G06G7/60 | 分类号： | G06G7/60;G06N3/063;H03K5/26 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 吴孟秋 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种信号处理电路(12)，在第一输入信号改变的第一定时早于或与第二输入信号改变的第二定时相同的情况下，在第一定时输出第一输出信号并且在第二定时输出第二输出信号；并且在第一定时晚于第二定时的情况下，在第二定时输出第一输出信号和第二输出信号。 | ||
| 搜索关键词： | 信号 处理 电路 设备 以及 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201980043953.7/，转载请声明来源钻瓜专利网。
- 上一篇：与细胞粘附分子3结合的抗体
- 下一篇：外部灯和充电指示器
- 同类专利
- 半导体装置以及电子装置-202280017789.4
- 黑川义元;乡户宏充;津田一树;大下智;力丸英史 - 株式会社半导体能源研究所
- 2022-02-24 - 2023-10-17 - G06G7/60
- 提供一种具有新颖结构的半导体装置。该半导体装置包括：执行人工神经网络中的第一层次的积和运算及第二层次的积和运算的单元阵列；对单元阵列输入第一数据的第一电路；以及从单元阵列输出第二数据的第二电路。单元阵列包括多个单元。单元阵列包括第一区域以及第二区域。在第一期间，第一区域被第一电路输入第t(t为2以上的自然数)第一数据而将对应于第一层次的积和运算的第t第二数据输出到第二电路。第二区域被第一电路输入第(t‑1)第一数据而将对应于第二层次的积和运算的第(t‑1)第二数据输出到第二电路。
- 积和运算器、神经形态器件以及积和运算器的故障判断方法-201880082896.9
- 柴田龙雄 - TDK株式会社
- 2018-12-12 - 2023-10-13 - G06G7/60
- 本发明提供在应用于神经网络的情况下，能够正确地检测可能大幅损坏神经网络的性能的故障的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11)、故障判断部(12)，积运算部(10)具备多个积运算元件(10AA～10AC)，多个积运算元件(10AA)～(10AC)各自为电阻变化元件。和运算部(11)具备检测来自多个积运算元件(10AA)～(10AC)的输出的合计值的输出检测器(11A)。故障判断部(12)在输出检测器(11)检测的上述合计值超过规定值的情况下，判断为故障产生。上述规定值是在多个积运算元件(10AA～10AC)全部正常动作的情况下，输出检测器(11)能够检测的上述合计值的最大值以上的值。
- 积和运算器、神经形态器件以及积和运算器的使用方法-201980005310.3
- 柴田龙雄;佐佐木智生 - TDK株式会社
- 2019-02-27 - 2023-08-25 - G06G7/60
- 本发明提供一种积和运算器(1)，其包括积运算部(10)以及和运算部(11)，所述积运算部(10)包括作为电阻变化元件的多个积运算元件(10AA、10AB)和至少一个参考元件(10AMAX、10AMIN)，所述和运算部(11)至少包括检测来自所述多个积运算元件的输出的合计值的输出检测器(11A)，所述多个积运算元件各自为磁阻效应元件，包括：具有磁壁的磁化自由层；磁化方向被固定的磁化固定层；和由所述磁化自由层与所述磁化固定层夹持的非磁性层，所述参考元件为包括不具有磁壁的磁化自由层的参考磁阻效应元件。
- 积和运算器、神经形态器件及积和运算器的使用方法-201880084232.6
- 柴田龙雄 - TDK株式会社
- 2018-12-12 - 2023-08-18 - G06G7/60
- 本发明提供在应用于神经网络的情况下，能够抑制偏置项用元件的故障时的神经网络的性能降低的积和运算器。积和运算器(1)具备积运算部(10)、和运算部(11)，积运算部(10)具备多个可变输入用积运算元件(10A1A)、(10A1B)；多个固定输入用积运算元件(10A2A)、(10A2B)。多个可变输入用积运算元件(10A1A)、(10A1B)及多个固定输入用积运算元件(10A2A)、(10A2B)各自为电阻变化元件。积和运算器(1)具备：相对于多个可变输入用积运算元件输入可变信号的可变输入部(121A)、(121B)；相对于多个固定输入用积运算元件(10A2A)、(10A2B)与上述可变信号同步地输入给定的信号的固定输入部(122A)、(122B)。和运算部(11)具备检测来自多个可变输入用积运算元件(10A1A)、(10A1B)的输出及来自多个固定输入用积运算元件(10A2A)、(10A2B)的输出的合计值的输出检测器(11A)。
- 神经元元件、差动型神经元元件、A/D转换器和神经网络-202280005748.3
- 桥元谦一;高村和久;梶原邦弘;林辉彦 - 索利通系统株式会社
- 2022-01-01 - 2023-08-11 - G06G7/60
- 一种神经元元件，包括：通过输入信号积蓄电荷的第一电荷积累模块；所述第一电荷积累模块中积蓄的电荷超过了第一预定数量时，从所述第一电荷积累模块释放第二预定数量的电荷，生成脉冲信号的信号处理模块。所述信号处理模块进行所述第二预定数量电荷相关的预定处理。
- 算术设备以及乘积-累加算术系统-202080011359.2
- 吉田浩 - 索尼集团公司
- 2020-01-27 - 2023-08-04 - G06G7/60
- 一种算术设备包括多个输入线以及多个乘积‑累加装置。对应于输入值的电信号在预定输入周期内被输入到多个输入线中的每一者中。乘积‑累加装置的每一个的乘积单元被配置为包括正权重乘积单元和/或负权重乘积单元，正权重乘积单元产生对应于通过将输入值乘以正权重值所获得的乘积值的正权重电荷，负权重乘积单元产生对应于通过将输入值乘以负权重值所获得的乘积值的负权重电荷，并且乘积单元被配置成使得正权重值的总和与权重值的绝对值的总和的比率为0％至100％中的任一比率。乘积‑累加装置的输出单元包括能够累加正权重电荷并且能够累加负权重电荷的累加单元，基于累加单元的电压而产生通过电压表示乘积值的和的电压信号，并基于电压信号而输出乘积‑累加信号。
- 积和运算器、神经形态器件及积和运算器的使用方法-201880084233.0
- 柴田龙雄 - TDK株式会社
- 2018-12-12 - 2023-07-18 - G06G7/60
- 本发明提供在应用于神经网络的情况下，能够抑制大幅损坏神经网络的性能的可能性的积和运算器、神经形态器件及积和运算器的使用方法。积和运算器(1)具备积运算部(10)、和运算部(11)，积运算部(10)具备多个积运算元件(10AA)～(10AC)，多个积运算元件(10AA)～(10AC)各自为电阻变化元件。和运算部(11)具备检测来自多个积运算元件(10AA)～(10AC)的输出的合计值的输出检测器(11A)，上述电阻变化元件具备熔断部(AC1)，熔断部(AC1)在来自上述电阻变化元件的输出电流增加的故障产生于该电阻变化元件的情况下断线。
- 半导体装置及电子设备-202180062871.4
- 乡户宏充;黑川义元;津田一树;大下智 - 株式会社半导体能源研究所
- 2021-09-07 - 2023-05-30 - G06G7/60
- 提供一种功耗低的半导体装置。半导体装置包括第一晶体管、第二晶体管及电容器。第一晶体管包括第一栅极及第一背栅极，第二晶体管包括第二栅极及第二背栅极。对于第一背栅极的栅极绝缘层具有铁电性。第一晶体管具有在处于关闭状态时保持对应于第一数据的第一电位的功能。第二晶体管具有使输出电流流过第二晶体管的源极‑漏极间的功能。
- 半导体装置及电子设备-202180049274.8
- 木村肇;黑川义元 - 株式会社半导体能源研究所
- 2021-07-06 - 2023-03-21 - G06G7/60
- 提供一种能够以低功耗进行卷积处理的半导体装置，其中第一电路包括第一保持部及第一晶体管，第二电路包括第二保持部及第二晶体管。第一、第二电路分别电连接于第一、第二输入布线及第一、第二布线。第一保持部具有保持流过第一晶体管的第一电流的功能，第二保持部具有保持流过第二晶体管的第二电流的功能。第一、第二电流取决于卷积处理中使用的滤波值。当对第一、第二输入布线输入对应于被进行卷积处理的图像数据的电位时，第一电路对第一布线和第二布线中的一方输出电流，第二电路对第一布线和第二布线中的另一方输出电流。第一、第二电路对第一布线或第二布线输出的电流量取决于滤波值及图像数据。
- 半导体装置及电子设备-202180043979.9
- 山崎舜平;木村肇;池田隆之;黑川义元 - 株式会社半导体能源研究所
- 2021-07-05 - 2023-03-07 - G06G7/60
- 提供一种恢复劣化数据的半导体装置。该半导体装置包括第一电路、存储部及运算部，第一电路包括电流源及第一开关，存储部包括第一晶体管及第一电容，运算部包括第二晶体管。第一晶体管的第一端子与第一开关的控制端子电连接，第一开关的第一端子与电流源的输出端子电连接，第一开关的第二端子与第二晶体管的第一端子电连接。在恢复保持在运算部中的数据时，使第一晶体管处于开启状态，将保持在存储部中的数据通过第一晶体管供应给第一开关的控制端子。第一开关根据该数据成为开启状态或关闭状态，电流从电流源通过第二晶体管流过运算部，在运算部的保持部中补充电荷。
- 半导体装置-202180046426.9
- 冈本佑树;伊藤港;上妻宗广 - 株式会社半导体能源研究所
- 2021-07-05 - 2023-03-03 - G06G7/60
- 提供一种具有新颖结构的半导体装置。第一存储电路部包括保持多个第一权重数据的第一存储电路。第二存储电路部包括保持多个第二权重数据的第二存储电路。第一运算电路部包括第一运算电路、第一切换电路及第三切换电路。第二运算电路部包括第二运算电路、第二切换电路及第四切换电路。第一切换电路具有将多个第一权重数据中的任一个供应到第一布线的功能。第二切换电路具有将多个第二权重数据中的任一个供应到第二布线的功能。第三切换电路具有将供应到第一布线的第一权重数据和供应到第二布线的第二权重数据中的任一个供应到第一运算电路的功能。第四切换电路具有将供应到第一布线的第一权重数据和供应到第二布线的第二权重数据中的任一个供应到第二运算电路的功能。
- 半导体装置及电子设备-202180034710.4
- 青木健;黑川义元;上妻宗广;金村卓郎;井上达则 - 株式会社半导体能源研究所
- 2021-05-06 - 2022-12-30 - G06G7/60
- 本发明的一个方式提供一种电路面积小且功耗低的半导体装置。一种半导体装置，包括第一至第四单元、电流镜电路、第一至第四布线，并且第一至第四单元的每一个包括第一晶体管、第二晶体管以及电容器。在第一至第四单元的每一个中，第一晶体管的第一端子与电容器的第一端子及第二晶体管的栅极电连接。第一布线与第一单元及第二单元的第二晶体管的第一端子电连接，第二布线与第三单元及第四单元的第二晶体管的第一端子电连接，第三布线与第一单元及第三单元的电容器的第二端子电连接，第四布线与第二单元及第四单元的电容器的第二端子电连接。电流镜电路与第一布线及第二布线电连接。
- 半导体装置及电子设备-202180028372.3
- 黑川义元;上妻宗广;青木健;金村卓郎 - 株式会社半导体能源研究所
- 2021-04-05 - 2022-12-02 - G06G7/60
- 提供一种布局自由度高且能够进行积和运算的半导体装置。本发明的一个方式是一种半导体装置，该半导体装置中依次形成有第一层、第二层和第三层，第一层包括第一单元、第一电路、第一布线以及与第一布线相邻的第二布线，第二层包括第三布线以及与第三布线相邻的第四布线，第三层包括电极以及传感器。另外，第一电路包括开关。传感器通过电极及第一插头与第三布线电连接，开关的第一端子通过第二插头与第三布线电连接，开关的第二端子通过第一布线与第一单元电连接。电极具有与传感器重叠的区域以及与第一插头重叠的区域。另外，第一布线至第四布线相互平行，第三布线和第四布线的布线间距离为第一布线和第二布线的布线间距离的0.9倍以上且1.1倍以下。
- 乘数累加器-201780049498.2
- 森江隆;王权;田向权 - 索尼公司
- 2017-08-03 - 2022-11-15 - G06G7/60
- 一种乘数累加器10，其中，使用模拟电路11：具有与构成N
- 半导体装置及电子设备-202180010206.0
- 黑川义元;上妻宗广;青木健;金村卓郎 - 株式会社半导体能源研究所
- 2021-01-08 - 2022-10-25 - G06G7/60
- 提供一种功耗得到降低的能够执行积和运算的半导体装置。该半导体装置包括第一、第二单元、第一电路以及第一至第三布线。第一、第二单元的每一个包括电容器，各电容器的第一端子与第三布线电连接。第一、第二单元分别具有使对应于保持在电容器的第二端子中的电位的电流流过第一、第二布线的功能。第一电路与第一、第二布线电连接且储存流过第一、第二布线的电流I1、I2。另外，在第三布线的电位变化，第一布线的电流量从I1变化为I3且第二布线的电流量从I2变化为I4时，第一电路生成I1‑I2‑I3+I4的量的电流。另外，首先对第三布线输入基准电位，然后输入对应于内部数据的电位或对应于由传感器取得的信息的电位，由此使第三布线变化。
- 半导体装置及电子设备-202180015579.7
- 青木健;黑川义元;上妻宗广;金村卓郎 - 株式会社半导体能源研究所
- 2021-02-12 - 2022-09-30 - G06G7/60
- 提供一种功耗得到降低的能够进行积和运算的半导体装置。半导体装置包括第一、第二电路，第二电路包括第一、第二开关、电流电压转换电路及第一晶体管。第一电路与第二电路的第一端子电连接，第一开关的第一端子与第二电路的第一端子电连接，第一开关的第二端子与电流电压转换电路的输入端子电连接，电流电压转换电路的输出端子与第一晶体管的第一端子电连接，第一晶体管的第二端子与第二开关的第一端子电连接，第二开关的第二端子与第二电路的第二端子电连接。第一电路具有：保持多个第一数据的功能；以及当向第一电路输入多个第二数据时，使对应于多个第一数据与多个第二数据的积和的电流量流过第二电路的第一端子的功能。
- 积和运算装置-201980020129.X
- 柳泽一正;林伴一;野田敏史;谷口泰弘;奥山幸祐 - 株式会社芙洛提亚
- 2019-07-25 - 2022-06-17 - G06G7/60
- 本发明提供一种积和运算装置，即使采用检测流过输出线的电流的大小的预充电方式，也能够充分地抑制潜电流。在突触运算部中，存储突触耦合负载的多个存储单元(17)排列成矩阵状。在各列的存储单元(17)上连接有输出线(MAL)，在各行的存储单元(17)上连接有输入线(DL1、DL2…)。存储单元(17)的输出线(MAL)被预充电，通过各存储单元(17)流过与突触耦合负载对应的单元电流而放电，电位下降。存储单元(17)由存储晶体管(MT)、漏极侧晶体管(DT)和源极侧晶体管(ST)串联连接的存储元件(21)构成，连接在输入线(DL1、DL2…)和输出线(MAL)之间。存储晶体管(MT)以电荷蓄积层(24)的电荷量存储突触耦合负载。
- 半导体装置及电子设备-202080038792.5
- 黑川义元;上妻宗广;青木健 - 株式会社半导体能源研究所
- 2020-06-08 - 2022-01-04 - G06G7/60
- 提供一种功耗低且具有耐高温性高的半导体装置。本发明是包括第一电路、第二电路、第一单元、第二单元、第一布线以及第二布线的半导体装置。第一单元包括第一晶体管，第二单元包括第二晶体管。第一晶体管、第二晶体管在亚阈值区域中工作。第一单元通过第一布线与第一电路电连接，第一单元通过第二布线与第二电路电连接，第二单元通过第二布线与第二电路电连接。第一单元将流过第一晶体管的电流编程为第一电流，第二单元将流过第二晶体管的电流编程为第二电流。此时，对应于第二电流的电位从第二布线输入到第一单元。接着，通过从第二电路使第三电流流过来改变第二布线的电位，第一单元输出对应于该电位的变化量和第一电流的第四电流。
- 尖峰生成电路、信息处理电路、电力转换电路、检测器以及电子电路-202080017237.4
- 矢岛赳彬 - 国立研究开发法人科学技术振兴机构
- 2020-02-17 - 2021-10-15 - G06G7/60
- 一种尖峰生成电路，其具有：第一CMOS逆变器，其连接在第一电源与第二电源之间，该第一CMOS逆变器的输出节点与第一节点连接，该第一节点是与输入信号输入的输入端子连接的中间节点；开关，其与所述第一CMOS逆变器串联连接在所述第一电源与所述第二电源之间；第一反相电路，其将所述第一节点的信号的反相信号输出给所述开关的控制端子；以及延迟电路，其将所述第一节点的信号延迟输出给所述第一CMOS逆变器的输入节点，并将单发的输出尖峰信号输出给输出端子。
- 算术装置、积和算术系统和设定方法-202080011337.6
- 吉田浩 - 索尼集团公司
- 2020-01-17 - 2021-10-01 - G06G7/60
- 本算术装置设置有多条输入线和多个积和算术设备。根据输入值的电信号在预定的输入时段中分别输入到多条输入线中。每个积和算术设备的乘积单元被配置为包括正权重乘积单元和/或负权重乘积单元，该正权重乘积单元生成与分别通过将输入值乘以正权重值而获得的乘积值相对应的正权重电荷，该负权重乘积单元生成与分别通过将输入值乘以负权重值而获得的乘积值相对应的负权重电荷，使得正权重比为在0‑100％范围内的任何比率，该正权重比为正权重值的总和相对于权重值的绝对值的总和之比。每个积和算术设备的输出单元通过累加由正权重乘积单元生成的正权重电荷和/或累加由负权重乘积单元生成的负权重电荷来输出积和信号。输入时段的长度基于多个积和算术设备的正权重比的分布而设定。
- 半导体装置及电子设备-202080011459.5
- 木村肇;黑川义元 - 株式会社半导体能源研究所
- 2020-02-03 - 2021-09-10 - G06G7/60
- 提供一种能够以低功耗进行积和运算的半导体装置。本发明是一种包括第一、第二电路的半导体装置，第一电路包括第一保持部、第一晶体管，第二电路包括第二保持部、第二晶体管。第一、第二电路的每一个与第一、第二输入布线及第一、第二布线电连接。第一保持部具有保持在第一晶体管中流过的第一电流的功能，第二保持部具有保持在第二晶体管中流过的第二电流的功能。第一、第二电流根据第一数据决定。通过对第一、第二输入布线输入对应于第二数据的电位，第一电路对第一布线和第二布线中的一个输出电流，第二电路对第一布线和第二布线中的另一个输出电流。第一、第二电路对第一布线或第二布线输出的电流的量根据第一数据及第二数据决定。
- 积和运算器、逻辑运算器件、神经形态器件及积和运算方法-201980079429.5
- 伊藤邦恭;柴田龙雄;寺崎幸夫 - TDK株式会社
- 2019-01-09 - 2021-08-13 - G06G7/60
- 本发明提供一种积和运算器，其具备：多个积运算部，其将与输入值对应的输入信号乘以权重，生成输出信号，并输出所述输出信号；电流检测部，其在从根据所述输入信号的输入的向所述积运算部的寄生电容的充电引起的第一过渡响应收敛且成为恒定状态的时间到产生根据所述输入信号的输入的来自所述积运算部的寄生电容的放电引起的第二过渡响应前的时间，从所述输入信号以规定的时间延迟检测多个所述积运算部输出的电流，然后，执行以一定时间间隔检测多个所述积运算部输出的电流的电流检测处理；和运算部，其基于所述电流检测部每所述一定时间间隔检测的电流，对与所述输出信号的总和关联的值进行运算。
- 半导体装置及电子设备-201980068769.8
- 木村肇;黑川义元 - 株式会社半导体能源研究所
- 2019-10-07 - 2021-05-28 - G06G7/60
- 提供一种能够以低功耗进行积和运算的半导体装置。本发明的一个方式是一种包括第一、第二电路的半导体装置，第一电路包括第一保持节点，第二电路包括第二保持节点。第一电路与第一、第二输入布线及第一、第二布线电连接，第二电路与第一、第二输入布线及第一、第二布线电连接，第一、第二电路的每一个具有将对应于第一数据的第一、第二电位保持在第一、第二保持节点的功能。通过对第一、第二输入布线输入对应于第二数据的电位，第一电路向第一布线和第二布线中的一方输出电流，第二电路向第一布线和第二布线中的另一方输出电流。第一、第二电路向第一布线或第二布线输出的电流根据第一、第二保持节点所保持的第一、第二电位决定。
- 积和运算器、积和运算方法、逻辑运算装置和神经形态器件-201880098174.2
- 寺崎幸夫 - TDK株式会社
- 2018-11-08 - 2021-05-07 - G06G7/60
- 本发明的积和运算器包括：生成与多个数据各自对应的信号的第一电路；具有第一运算电路的第二电路，所述第一运算电路使用电阻值可变的多个可变电阻元件中的每一个可变电阻元件，对由所述第一电路生成的多个所述信号各自乘以权重，来运算这些多个乘法结果的总和；第三电路，其运算与所述多个所述数据各自对应的值的加法结果，或者运算对所述加法结果进行了调整后得到的结果；和具有差分电路的第四电路，所述差分电路输出由所述第二电路的所述第一运算电路运算得到的结果和由所述第三电路运算得到的结果的差。
- 积和运算器、神经形态器件以及积和运算方法-201880097097.9
- 柴田龙雄 - TDK株式会社
- 2018-09-27 - 2021-04-13 - G06G7/60
- 本发明提供一种积和运算器，其具有：多个第一积运算元件，其对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出所述第一输出信号；以及和运算部，其在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从所述寄生电容的放电所引起的过渡响应开始产生之后的时刻的运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。
- 积和运算器、逻辑运算器件、神经形态器件及积和运算方法-201880097093.0
- 伊藤邦恭;柴田龙雄 - TDK株式会社
- 2018-10-11 - 2021-04-09 - G06G7/60
- 本发明提供一种积和运算器，其具有：多个积运算部，其对与输入值对应的具有上升部、信号部和下降部的输入信号乘以权重来生成输出信号，并输出所述输出信号；和运算部，其运算多个所述积运算部各自输出的所述输出信号的总和；以及校正部，其执行基于包含第一值和第二值中的至少一者的校正值来校正所述输出信号的总和的校正处理，其中，所述第一值是通过由所述输入信号的所述上升部引起的流入多个所述积运算部的可变电阻中的电流而被并入于所述总和的值，所述第二值是通过由所述输入信号的所述下降部引起的流入多个所述积运算部的可变电阻中的电流而被并入于所述总和的值。
- 信号处理电路、信号处理设备以及信号处理方法-201980043953.7
- 关谷彰人;松本智宏;山岸弘幸;藤波靖;大池祐辅;池谷亮志 - 索尼公司
- 2019-07-05 - 2021-02-26 - G06G7/60
- 一种信号处理电路(12)，在第一输入信号改变的第一定时早于或与第二输入信号改变的第二定时相同的情况下，在第一定时输出第一输出信号并且在第二定时输出第二输出信号；并且在第一定时晚于第二定时的情况下，在第二定时输出第一输出信号和第二输出信号。
- 乘积累加运算装置、乘积累加运算电路、乘积累加运算系统和乘积累加运算方法-201980045393.9
- 森江隆;山口正登志;岩元刚毅;田向权 - 索尼公司
- 2019-07-04 - 2021-02-19 - G06G7/60
- 乘积累加运算装置利用模拟电路执行乘积累加运算，并包括：多条输入线；多个乘积单元；累加单元；充电单元；以及输出单元。具有与输入值对应的脉冲宽度的脉冲信号被输入到多条输入线。基于输入到多条输入线中的每条输入线的脉冲信号，多个乘积单元生成与通过将输入值乘以权重值而获得的乘积值相对应的电荷。累加单元累加与由多个乘积单元中的每个乘积单元生成的乘积值相对应的电荷的和。充电单元以与累加单元的累加状态相关联的充电速度对其中已经累加了与乘积值相对应的电荷的和的累加单元进行充电。在充电单元开始充电之后，输出单元通过使用与累加单元的累加状态相关联的阈值对由累加单元保持的电压执行阈值确定来输出表示乘积值的和的乘积累加信号。
- 信号处理电路、信号处理装置和信号处理方法-201980042824.6
- 松本智宏;大池祐辅;关谷彰人;山岸弘幸;池谷亮志 - 索尼公司
- 2019-07-10 - 2021-02-05 - G06G7/60
- 一种信号处理电路(13)具有：多个第一电路(41‑1)，每个第一电路包括：第一时间长度信号输出电路(51)，其被配置为输出第一时间长度信号，其表示第一输入信号改变时的第一定时和第二输入信号改变时的第二定时之间的时间长度；以及第二时间长度信号输出电路(52)，其被配置为在基于控制信号的定时输出第一时间长度信号，作为第二时间长度信号；以及第二电路(42)，其被配置为输出分别从多个第一电路(41‑1)输出的多个第二时间长度信号中具有最长时间长度的第二时间长度信号。
- 半导体装置-201680055457.X
- 齐藤元章 - PEZY计算股份有限公司
- 2016-09-28 - 2018-05-11 - G06G7/60
- 本发明能够实现一种“1H”的规模的神经半导体装置。一种半导体装置，其构成将多个组合连接在一起的神经元网络，所述组合具有一个神经元部和多个突触连接，所述半导体装置具有：所述突触连接，其进行使用了磁场耦合的非接触通信；以及所述神经元部，其包含有线连接和逻辑电路，所述半导体装置具有将所述突触连接和所述神经元部以三维的方式铺设的连接阵列排列，所述半导体装置具有能够对所述连接阵列排列的分组或近距离、中距离或远距离连接的有线连接的至少一部分进行重新配置的功能。
- 专利分类
