[发明专利]一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法在审
| 申请号： | 201910879295.7 | 申请日： | 2019-09-18 |
| 公开（公告）号： | CN110473916A | 公开（公告）日： | 2019-11-19 |
| 发明（设计）人： | 姚金才;陈宇;朱超群 | 申请（专利权）人： | 深圳爱仕特科技有限公司 |
| 主分类号： | H01L29/16 | 分类号： | H01L29/16;H01L29/45;H01L21/336;H01L29/78 |
| 代理公司： | 44632 深圳倚智知识产权代理事务所(普通合伙) | 代理人： | 霍如肖<国际申请>=<国际公布>=<进入 |
| 地址： | 518000 广东省深圳市福田区福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法。本发明通过先光刻p阱的第一离子注入掩膜层，并且进行p阱的离子注入形成p阱区，p阱的离子注入后，淀积源极接触n+区域的第二离子注入掩膜层并不经过光刻，直接回刻刻蚀掩膜，形成n+离子注入区域，离子注入形成源极接触n+区域，源极接触n+区域形成后再淀积源极接触p+区域的第三离子注入掩膜层，不经过光刻，直接回刻刻蚀掩膜，形成p+离子注入区域，离子注入形成源极接触p+区域，不仅实现了沟道区域的自对准工艺，同时也实现了P+区域的自对准工艺，减少了一次光刻，简化工艺，节约制造成本，同时提高了碳化硅MOSFET器件导通电阻的均匀性与长期可靠性。 | ||
| 搜索关键词： | 离子注入掩膜层 自对准工艺 离子 源极接触 光刻 离子注入区域 碳化硅MOSFET 淀积源 掩膜 长期可靠性 导通电阻 沟道区域 区域形成 一次光刻 制造成本 均匀性 制备 节约 | ||
【主权项】：
1.一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法，其特征在于，包括如下步骤：/nS1、选取碳化硅衬底和碳化硅外延层，对碳化硅衬底和碳化硅外延层进行清洗并且干燥；/nS2、在碳化硅外延层表面上淀积一层第一离子注入掩膜层，并且光刻刻蚀出第一掩膜区域以及p阱注入区域；/nS3、对p阱注入区域进行Al离子注入，形成p阱；/nS4、淀积第二离子注入掩膜层，并且各向异性回刻形成第二离子注入区域，将第二离子注入区域中的第二离子注入掩膜层刻蚀干净，漏出碳化硅外延层的上表面，仅保留第一掩膜区域的侧壁部分形成第二掩膜区域；/nS5、在第二离子注入区域进行N离子注入，形成源极接触n+区域；/nS6、淀积第三离子注入掩膜层，并且各向异性回刻形成第三离子注入区域，将第三离子注入区域中的第三离子注入掩膜层刻蚀干净，漏出碳化硅外延层的上表面，仅保留第二掩膜区域的侧壁部分形成第三掩膜区域；/nS7、在第三离子注入区域进行Al离子注入，形成源极接触p+区域；/nS8、刻蚀去除碳化硅外延层上的第一掩膜区域、第二掩膜区域和第三掩膜区域；/nS9、进行第一绝缘栅介质层和栅电极的沉积；/nS10、对第一绝缘栅介质层和栅电极光刻刻蚀，形成开孔；/nS11、进行第二绝缘栅介质层的沉积以及光刻、刻蚀，形成源极接触孔；/nS12、进行源极金属的沉积、光刻刻蚀以及高温合金化，与源极接触n+区域和源极接触p+区域形成良好欧姆接触；/nS13、进行背面漏极金属的沉积以及高温合金化，形成良好欧姆接触。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳爱仕特科技有限公司，未经深圳爱仕特科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910879295.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
