[发明专利]LFMCW阵列雷达信号并行流水化处理方法有效
申请号: | 201910663576.9 | 申请日: | 2019-07-23 |
公开(公告)号: | CN110297233B | 公开(公告)日: | 2023-02-10 |
发明(设计)人: | 刘华林;狄中泉;李海彬;谢兰军;游志平;向琛;雷东;季伟 | 申请(专利权)人: | 零八一电子集团有限公司 |
主分类号: | G01S13/34 | 分类号: | G01S13/34 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 628017 四*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开的一种LFMCW阵列雷达信号并行流水化处理方法,旨在提供一种能够提高运算效率,节约硬件资源,降低系统成本的处理方法。本发明通过下述技术方案予以实现:数字接收单元采用集成了内嵌可编程低噪声放大器LNA和可编程抗混叠滤波器的分时采样芯片A/D接收雷达阵列信号,并采用数字插值同步化算法作数字化处理,然后采用现场可编程门阵列FPGA对时空频三维复杂信号处理算法进行精细拓扑,降低运算量;构建时空频三维联合处理目标检测数学模型,最后将各个处理模块算法进行分解融合,构建精细拓扑的完全并行流水架构,将信号处理算法映射到FPGA,进行线性调频连续波LFMCW的并行化、流水化和管道化处理。 | ||
搜索关键词: | lfmcw 阵列 雷达 信号 并行 流水 处理 方法 | ||
【主权项】:
1.一种LFMCW阵列雷达信号并行流水化处理方法,具有如下技术特征:数字接收单元首采用集成了内嵌可编程低噪声放大器LNA和可编程抗混叠滤波器的分时模数转换器A/D采样芯片采样芯片接收雷达阵列信号,并采用数字插值同步化算法作数字化处理,然后采用现场可编程门阵列FPGA对时空频三维复杂信号处理算法进行精细拓扑,降低运算量;构建时空频三维联合处理目标检测数学模型,最后将各个处理模块算法进行分解融合,构建精细拓扑的完全并行流水架构,将信号处理算法映射到FPGA,进行线性调频连续波LFMCW的并行化、流水化和管道化处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于零八一电子集团有限公司,未经零八一电子集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910663576.9/,转载请声明来源钻瓜专利网。