[发明专利]一种全行编解码SRAM编码器数据读写结构及数据读写方法

摘要

本发明公开了一种全行编解码SRAM编码器数据读写结构及数据读写方法，利用寄存器对SRAM编码器全行数据和EDAC模块数据进行暂存，从而将一行中多个地址数据统一进行编码并存储，从而减少了EDAC码存储容量的同时减小了存储器的总容量，使得存储器面积大大减小，通过将SRAM编码器内部数据逐一读出后校验纠正，然后再写入，以防止时间对存储器错误的累积效应，因此需要对存储器内容进行刷新只需对一行数据中的一个地址进行访问，即可实现整行的刷新，提高了刷新效率，减少了刷新时间。采用EDAC模块模块进行纠检错，当存储器出现存储数据位错时则自行进行纠检错，在用户使用中节省了在系统级进行数据加固的需求，从而减小了系统设计的复杂度。

主权项

1.一种全行编解码SRAM编码器数据读写结构，其特征在于，包括EDAC模块、寄存器、比较纠错逻辑模块和YMUX单元；EDAC模块与SRAM编码器连接；EDAC模块用于对SRAM编码器内存储的数据进行EDAC编码并存储EDAC码；寄存器用于读取SRAM编码器内的数据及EDAC模块内对应的EDAC码读取并存储，比较纠错逻辑模块用于从寄存器中获取EDAC码并对EDAC码进行译码得到译码后的数据，然后将译码后的数据与读取SRAM编码器内的数据进行错误检测与纠正；并将检测结果通过YMUX单元输出或者将纠正后的结果回写至SRAM编码器；YMUX单元用于地址选择并将数据输出。