[发明专利]一种全行编解码SRAM编码器数据读写结构及数据读写方法

说明书

本发明公开了一种全行编解码SRAM编码器数据读写结构及数据读写方法，利用寄存器对SRAM编码器全行数据和EDAC模块数据进行暂存，从而将一行中多个地址数据统一进行编码并存储，从而减少了EDAC码存储容量的同时减小了存储器的总容量，使得存储器面积大大减小，通过将SRAM编码器内部数据逐一读出后校验纠正，然后再写入，以防止时间对存储器错误的累积效应，因此需要对存储器内容进行刷新只需对一行数据中的一个地址进行访问，即可实现整行的刷新，提高了刷新效率，减少了刷新时间。采用EDAC模块模块进行纠检错，当存储器出现存储数据位错时则自行进行纠检错，在用户使用中节省了在系统级进行数据加固的需求，从而减小了系统设计的复杂度。

技术领域

本发明属于微电子技术领域，具体涉及一种全行编解码SRAM编码器数据读写结构及数据读写方法。

背景技术

在现有SRAM设计中，一般通过将访问地址进行行译码和列译码找到相应存储空间，然后将存于存储空间的数据读出或写入。为实现片内数据容错设计，一般采用对单地址数据进行EDAC(错误检测与纠正)编码加固，即对每个地址的n位(8位、16位、32位或更多位)数据配置1组EDAC码，在存储器进行写入时，对数据进行EDAC编码后单独存储，在存储器进行读出时，同时读出EDAC码后译码，并与读出数据比较，从而发现并纠正可能出现的数据中的错误位。

EDAC编码的基本思想是在被传送或存储的信息中附加一些校验位，在两者之间建立一种校验关系，当这种校验关系因传输错误或其它干扰受到破坏后，可以被发现并予以纠正。这种纠错能力和检错能力是通过增加数据的冗余度来换取的。通过构造适当的生成矩阵和监督矩阵，可以使得当码字中某位发生错误时，会得到唯一的非零校验子S向量，该向量只与码字出错位置的图样有关，而与码字无关，这样就可以通过一些冗余的监督位实现对数据中单个错误的纠正。目前常用的EDAC编码主要包括Hamming码、BCH码以及RS码等，检错编码主要包括奇偶校验码、CRC码以及校验和等。一般情况下，纠检错能力越强，其需要额外存储的检验元信息就越多，译码过程也会越复杂，最终会给系统带来沉重的存储负担，以及可能会降低系统的整体性能。

另外纠错编码作为一门学科，不同编码有不同纠检特性，不同的编码效率以及实现复杂度，同一种码也有不同构造方式和解码实现方式，因此根据存储器的特性，研究不同工艺条件下存储器的EDAC技术，选择合适的EDAC实现方式对于存储器的数据容错加固以及读写速度至关重要。

目前基于EDAC电路的SRAM容错设计技术已经成为业内大容量存储器的主流数据容错加固技术。通常大容量存储器的列选电路是8选1及以上，因此一位纠检错方式成为150nm工艺以上32位大容量SRAM芯片的最优化选择，同时其增加的校检位数据面积占到整体面积的20％。而当工艺进入超深亚微米工艺后，IO端口发生多位错误的概率大大增加，一位纠检错方式已经不能满足抗辐射加固性能要求，二位纠检错方式逐渐成为超深亚微米工艺及以下SRAM抗辐射加固研究的主流趋势，并且面积开销越来越大。

以通常基于差错控制编码中的Hamming码来为例说明器件抗存储数据位错的方法。Hamming码是只能纠正单个错误的线性分组(n，k)码，当码字发生2个或是更多错误时，则无能为力，而且很有可能会因为发生2个(或更多个)错误的叠加，误认为是另外的一个错误，而产生误码。扩展Hamming码是通过再多增加一个校验元，使Hamming距离d增加1，即d＝4，来实现纠1检2(根据定理2)，即发生的所有的两个错误都能检查出来，而不会误码。Hamming码的信息元和校验元的个数需要满足：2^r≥k+r+1；其中，r是校验元的个数。扩展Hamming码的校验元则需要再增加一个，即满足：

2^r≥k+r                                 (1)