[发明专利]一种快速下电时的输出保护电路

摘要

本发明揭示了一种快速下电时的输出保护电路，接设于LDO的环路中输入电压VDD、输出电压VOUT之间，该输出保护电路包括齐纳二极管D1、低压NMOS管M1和高压LDMOS管M2，其中高压LDMOS管M2的漏极与输入电压VDD相连接，LDMOS管M2的源极与NMOS管M1的漏极相连接，NMOS管M1的源极与LDO的输出连接为输出电压VOUT，齐纳二极管D1的负极与两个MOS管的共栅节点A相接于输入电压VDD，且齐纳二极管D1的正极接地。应用本发明的电路结构改良设计，实现了在输入电压快速下电时输出电压不会过量下降而持续保持在正常范围，同时该电路的面积需求小、利于集成设计，并利用电流钳位可靠地降低了输出保护电路的功耗。

主权项

1.一种快速下电时的输出保护电路，接设于LDO的环路中输入电压VDD、输出电压VOUT之间，其特征在于：所述输出保护电路包括齐纳二极管D1、低压NMOS管M1和高压LDMOS管M2，其中高压LDMOS管M2的漏极与输入电压VDD相连接，高压LDMOS管M2的源极与低压NMOS管M1的漏极相连接，低压NMOS管M1的源极与LDO的输出连接为输出电压VOUT，齐纳二极管D1的负极与两个MOS管的共栅节点A相接于输入电压VDD，且齐纳二极管D1的正极接地。