[发明专利]一种快速下电时的输出保护电路

权利要求书

1.一种快速下电时的输出保护电路，接设于LDO的环路中输入电压VDD、输出电压VOUT之间，其特征在于：所述输出保护电路包括齐纳二极管D1、低压NMOS管M1和高压LDMOS管M2，其中高压LDMOS管M2的漏极与输入电压VDD相连接，高压LDMOS管M2的源极与低压NMOS管M1的漏极相连接，低压NMOS管M1的源极与LDO的输出连接为输出电压VOUT，齐纳二极管D1的负极与两个MOS管的共栅节点A相接于输入电压VDD，且齐纳二极管D1的正极接地；所述输入电压VDD与所述共栅节点A之间设有钳位电流的电阻R1，所述电阻R1与反向的齐纳二极管D1串联所构成的支路中，共栅节点A的电压受齐纳二极管D1的钳位跟随至输入电压VDD的下电下限；所述输入电压VDD与所述高压LDMOS管M2的漏极之间设有钳位电流的电阻R2，所述输入电压VDD为70V且快速下电至3.5V，所述共栅节点A的电压钳位在3.5V，对应输出电压VOUT为2.6V-2.9V。

2.根据权利要求1所述快速下电时的输出保护电路，其特征在于：所述输入电压VDD的电压范围介于3V-100V，输出电压VOUT介于3V-5V，所述快速下电的时间小于1秒。