[发明专利]一种FPGA电路和系统在审
申请号: | 201910459457.1 | 申请日: | 2019-05-29 |
公开(公告)号: | CN110347620A | 公开(公告)日: | 2019-10-18 |
发明(设计)人: | 徐浩 | 申请(专利权)人: | 深圳市紫光同创电子有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 深圳鼎合诚知识产权代理有限公司 44281 | 代理人: | 李发兵 |
地址: | 518000 广东省深圳市南山区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例提供的一种FPGA电路和系统,包括PHY、与PHY连接的DQS GATING电路、与DQS GATING电路连接的延迟补偿回路;PHY发送读命令至外部存储器,并同时发送GATE窗口控制信号,至DQS GATING电路;外部存储器在读操作完成时,输出DQS信号至DQS GATING电路;GATE窗口控制信号依次经过DQS GATING电路、延迟补偿回路,将经过延迟补偿回路的信号,作为目标窗口信号;延迟补偿回路包括延迟回路和补偿通路,补偿通路设置于延迟回路中任两个器件之间,且补偿通路通过不同阻抗值形成至少两种延迟的通路;DQS GATING电路用于根据目标窗口信号以及DQS信号,调整目标窗口信号相对DQS信号的位置。从而提升了延迟补偿的灵活性,也提升了FPGA DDR接口工作的稳定性。 | ||
搜索关键词: | 延迟补偿 电路 窗口控制信号 目标窗口信号 外部存储器 延迟回路 发送 操作完成 窗口信号 电路连接 调整目标 通路设置 读命令 阻抗 延迟 输出 | ||
【主权项】:
1.一种FPGA电路,包括PHY物理层、与PHY连接的DQS GATING电路、与DQS GATING电路连接的DQS GATING延迟补偿回路;PHY用于发送读命令至外部存储器,并同时发送GATE窗口控制信号,至所述DQS GATING电路;外部存储器在读操作完成时,输出DQS信号至DQS GATING电路;所述GATE窗口控制信号依次经过所述DQS GATING电路、DQS GATING延迟补偿回路,将经过所述DQS GATING延迟补偿回路的信号,作为目标窗口信号;其中,所述DQS GATING延迟补偿回路包括延迟回路和补偿通路,所述补偿通路设置于所述延迟回路中任两个器件之间,且所述补偿通路通过不同阻抗值形成至少两种延迟的通路;所述DQS GATING电路用于根据目标窗口信号以及DQS信号,调整目标窗口信号相对DQS信号的位置。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司,未经深圳市紫光同创电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910459457.1/,转载请声明来源钻瓜专利网。