[发明专利]堆叠纳米片环栅晶体管及其制备方法有效
申请号: | 201910351601.X | 申请日: | 2019-04-28 |
公开(公告)号: | CN110189997B | 公开(公告)日: | 2022-07-12 |
发明(设计)人: | 殷华湘;张青竹;张兆浩;姚佳欣 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06;H01L29/78;B82Y40/00 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 韩建伟 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种堆叠纳米片环栅晶体管及其制备方法。该制备方法包括以下步骤:提供衬底,衬底的一侧具有支撑部,沿支撑部的延伸方向在支撑部上交替层叠设置有牺牲层与沟道层,支撑部、牺牲层与沟道层构成鳍结构;对支撑部的两侧表面进行掺杂形成第一掺杂区;形成跨鳍结构的假栅,在位于假栅两侧的鳍结构中形成源/漏区,源/漏区与第一掺杂区的掺杂类型相反;依次去除假栅以及位于源/漏区之间的牺牲层,以使沟道层中位于源/漏区之间的部分表面裸露,具有裸露表面的沟道层构成纳米片阵列,绕纳米片阵列中各纳米片的外周形成栅堆叠结构。上述制备得到的器件中栅堆叠结构不会受到栅堆叠结构的控制,有效避免了对器件开关特性的影响。 | ||
搜索关键词: | 堆叠 纳米 片环栅 晶体管 及其 制备 方法 | ||
【主权项】:
1.一种堆叠纳米片环栅晶体管的制备方法,其特征在于,包括以下步骤:S1,提供衬底(10),所述衬底(10)的一侧具有支撑部(110),沿所述支撑部(110)的延伸方向在所述支撑部(110)上交替层叠设置有牺牲层(20)与沟道层(30),所述支撑部(110)、所述牺牲层(20)与所述沟道层(30)构成鳍结构;S2,对所述支撑部(110)的两侧表面进行掺杂形成第一掺杂区(111);S3,形成跨所述鳍结构的假栅(80),在位于所述假栅(80)两侧的所述鳍结构中形成源/漏区(100),所述源/漏区(100)与所述第一掺杂区(111)的掺杂类型相反;S4,依次去除所述假栅(80)以及位于所述源/漏区(100)之间的所述牺牲层(20),以使所述沟道层(30)中位于所述源/漏区(100)之间的部分表面裸露,具有裸露表面的所述沟道层(30)构成纳米片阵列,绕所述纳米片阵列中各纳米片(310)的外周形成栅堆叠结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910351601.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造